Радиолоцман Электроника en
расширенный поиск +
  
Срез:Электронные компоненты

Datasheet Microsemi A2F500M3G-FGG484I

Производитель:Microsemi
Семейство:SmartFusion
Серия:A2F500
Модель:A2F500M3G-FGG484I

    SmartFusion. НДС-доставка включены. Единая партия.Разбивка
    Цены на A2F500M3G-FGG484I
    Поставщик ПроизводительЦена
    ПСР Актелофициальный статусMicrosemiот 2 225 руб.
    Кремний по запросу
    LifeElectronics Microsemiпо запросу
    Элитан Microsemiпо запросу
    официальный статусофициальный статус поставщика
    Подробнее об условиях поставки »

Комбинированная аналого‐цифровая ПЛИС SmartFusion содержит в одной микросхеме программируемую логическую матрицу, аппаратный процессор ARM Cortex‐M3 и программируемый аналоговый блок. Обеспечивает полностью настраиваемую конфигурацию, защиту вашего проекта и легкость в использовании. ПЛИС SmartFusion, выполненная полностью по FLASH технологии, является идеальным решением для построения Систем на Кристалле (СнК), обеспечивая значительно большую гибкость по сравнению с традиционными решениями на аппаратных микроконтроллерах с фиксированным набором функций и имеет значительно меньшую стоимость по сравнению с решениями с использованием дорогостоящих софт‐процессоров в ПЛИС.

  • Аппаратный 100 МГц 32-битный процессор ARM Cortex-M3
  • АНВ шина, выполненная в виде многоуровневой матрицы соединений с пропускной способностью до 16 Гбит/с
  • 10/100 Ethernet MAC
  • По два контроллера SPI, I2C и UART
  • Два каскадируемых 32-битных таймера
  • До 512 кбайт Flash ПЗУ и до 64 кбайт СОЗУ
  • Контроллер внешней памяти
  • 8-канальный контроллер ПДП
  • Итегрированные ЦАП и АЦП
  • Интегрированные каналы измерения напряжения, тока и температуры
  • До 10 высокоскоростных 50 нс компараторов
  • Аналоговый вычислительный блок разгружает процессор от предварительной обработки аналоговых сигналов
  • До 47 аналоговых и до 169 цифровых портов ввода-вывода
ПЛИС SmartFusion A2F0601 A2F200 A2F500
Программируемая логическая матрица
Системных вентилей 60,000 200,000 500,000
Логических ячеек 1,536 4,608 11,520
Блоков ОЗУ объемом 4,608 бит 8 8 24
Микропроцессорная субсистема (МСС)
FLASH ПЗУ, кбайт 64 256 512
СОЗУ кбайт 16 64 64
Cortex-M3 Да Да Да
10/100 Ethernet MAC Нет Да Да
Контроллер внешней памяти 26‐бит адрес,
16‐бит данные
26‐бит адрес,
16‐бит данные
26‐бит адрес,
16‐бит данные
ПДП 8 каналов 8 каналов 8 каналов
I2C 2 2 2
SPI 2 2 2
16550 UART 2 2 2
32‐битный таймер 2 2 2
PLL 1 1 2
32 КГц интегрированный генератор 1 1 1
100 МГц интегрированный RC генератор 1 1 1
 Кварцевый генератор (1.5 МГц - 20 МГц) 1 1 1
Аналоговый блок
АЦп 1 2 3
ЦАП 1 2 3
Аналоговых блоков (SCBs) 1 4 5
Компараторов2 2 8 10
Каналов измерения тока2 1 4 5
Каналов измерения температуры2 1 4 5
Биполярных каналов измерения напряжения2 2 8 10
Порты ввода/вывода корпуса: МСС + ПЛИС
Корпуса FG256 Max FG256 FG484 FG256 FG484
Прямые аналоговые входы 20 27 8 8 8 12
Всего аналоговых входов 24 31 24 24 24 32
Всего аналоговых выходов 1 1 2 2 2 3
МСС портов входа/выхода3,4 25 25 25 41 25 41
Портов ввода/вывода ПЛИС 66 66 66 94 66 128
Всего портов ввода/вывода 116 123 117 161 117 204

Примечания:

  1. В процессе обсуждения.
  2. Разделяют ресурсы портов ввода‐вывода. Могут быть недоступны одновременно.
  3. 16 портов МСС могут быть использованы как порты ввода/вывода ПЛИС. Эти порты могут использовать триггеры Шмита и поддерживают только стандарты LVTTL и LVCMOS (1.5/1.8/2.5/3.3В).
  4. 9 портов МСС предназначенные для Ethernet MAC могут использоваться как порты ввода/вывода ПЛИС, если Ethernet MAC не используется в проекте. Эти порты могут использовать триггеры Шмита и поддерживают только стандарты LVTTL и LVCMOS (1.5/1.8/2.5/3.3В).

Документы:

На английском языке: Datasheet Microsemi A2F500M3G-FGG484I

Варианты написания: A2F500M3GFGG484I, A2F500M3G FGG484I

Выписка из документа:
Revision 12 SmartFusion Customizable System-on-Chip (cSoC)
Microcontroller Subsystem (MSS) Hard 100 MHz 32-Bit ARM CortexTM-M3 ­ 1.25 DMIPS/MHz Throughput from Zero Wait State Memory ­ Memory Protection Unit (MPU) ­ Single Cycle Multiplication, Hardware Divide ­ JTAG Debug (4 wires), Serial Wire Debug (SWD, 2 wires), and Single Wire Viewer (SWV) Interfaces Internal Memory ­ Embedded Nonvolatile Flash Memory (eNVM), 128 Kbytes to 512 Kbytes ­ Embedded High-Speed SRAM (eSRAM), 16 Kbytes to 64 Kbytes, Implemented in 2 Physical Blocks to Enable Simultaneous Access from 2 Different Masters Multi-Layer AHB Communications Matrix ­ Provides up to 16 Gbps of On-Ch...

Рекомендуемые материалы по теме:

При перепечатке материалов с сайта прямая ссылка на РадиоЛоцман обязательна.

Срезы ↓
радиолоцман вконтакте радиолоцман одноклассники радиолоцман facebook радиолоцман twitter радиолоцман google плюс