Datasheet Texas Instruments CDC509 — Даташит
| Производитель | Texas Instruments |
| Серия | CDC509 |
Драйвер тактового сигнала с фазовой автоподстройкой 3,3 В
Datasheets
CDC509: 3.3-V Phase-Lock Loop Clock Driver datasheet
PDF, 612 Кб, Версия: C, Файл опубликован: 2 дек 2004
Выписка из документа
Цены
 Купить CDC509 на РадиоЛоцман.Цены — от 729 до 2 489 ₽16 предложений от 15 поставщиков Синхронизаторы и распределители тактового сигнала 3.3V Phase Lock Loop Clock Driver | |||
| CDC509PWR Texas Instruments | 729 ₽ | ||
| CDC509PWR Texas Instruments | 1 091 ₽ | ||
| CDC509PWR Texas Instruments | от 2 489 ₽ | ||
| CDC509PWR Texas Instruments | по запросу | ||
Статус
| CDC509PWR | CDC509PWRG4 | |
|---|---|---|
| Статус продукта | В производстве | В производстве |
| Доступность образцов у производителя | Да | Да |
Корпус / Упаковка / Маркировка
| CDC509PWR | CDC509PWRG4 | |
|---|---|---|
| N | 1 | 2 |
| Pin | 24 | 24 |
| Package Type | PW | PW |
| Industry STD Term | TSSOP | TSSOP |
| JEDEC Code | R-PDSO-G | R-PDSO-G |
| Package QTY | 2000 | 2000 |
| Carrier | LARGE T&R | LARGE T&R |
| Маркировка | CK509 | CK509 |
| Width (мм) | 4.4 | 4.4 |
| Length (мм) | 7.8 | 7.8 |
| Thickness (мм) | 1 | 1 |
| Pitch (мм) | .65 | .65 |
| Max Height (мм) | 1.2 | 1.2 |
| Mechanical Data | Скачать | Скачать |
Параметры
| Parameters / Models | CDC509PWR | CDC509PWRG4 |
|---|---|---|
| Absolute Jitter (Peak-to-Peak Cycle or Period Jitter), ps | 200 | 200 |
| Количество выходов | 9 | 9 |
| Operating Frequency Range(Max), МГц | 125 | 125 |
| Operating Frequency Range(Min), МГц | 25 | 25 |
| Рабочий диапазон температур, C | от 0 до 70 | от 0 до 70 |
| Package Group | TSSOP | TSSOP |
| Package Size: mm2:W x L, PKG | 24TSSOP: 50 mm2: 6.4 x 7.8(TSSOP) | 24TSSOP: 50 mm2: 6.4 x 7.8(TSSOP) |
| Rating | Catalog | Catalog |
| VCC, В | 3.3 | 3.3 |
| t(phase error), ps | 480 | 480 |
| tsk(o), ps | 200 | 200 |
Экологический статус
| CDC509PWR | CDC509PWRG4 | |
|---|---|---|
| RoHS | Совместим | Совместим |
Application Notes
- High Speed Clock Distribution Design Techniques for CDC 509/516/2509/2510/2516 (Rev. A)PDF, 109 Кб, Версия: A, Файл опубликован: 23 сен 1998
The memory bandwidth of high performance microprocessors is increasing at a rapid rate and the future memory bandwidth requirements are expected to keep increasing. The bandwidth requirements of RAM will be satisfied in the near term by using Synchronous DRAM. The need to drive multiple DRAM chips at high speeds with low skew necessitates the use of clock distribution devices with Phase Locked Loo
Модельный ряд
Серия: CDC509 (2)
Классификация производителя
- Semiconductors> Clock and Timing> Clock Buffers> Zero Delay Buffers
