Alex Rysin
Electronic Design
Для защиты последующего каскада сигнальной цепи от перегрузки широкодиапазонными входными сигналами часто используются ограничительные цепи – настраиваемые пользователем схемы, обеспечивающие точные пороги биполярного ограничения.
Как следует из названия, схема ограничителя не позволяет сигналу превышать уровни установленных порогов, защищая следующий каскад от насыщения и перегрузки. Изображенная на Рисунке 1 схема с высокой точностью ограничивает входной сигнал VI на уровне VREF и может использоваться в системах как с однополярным, так и с двуполярным питания.
 |
||
| Рисунок 1. | Эта аналоговая схема на основе операционного усилителя LT1810 с высокой точностью ограничивает входной сигнал VI на опорном уровне VREF. |
|
Выходной сигнал VO1 первого каскада U1_1, сделанного на половине высококачественного сдвоенного операционного усилителя LT1810 с полосой пропускания 180 МГц и скоростью нарастания 350 В/мкс, ограничен точно на уровне VREF, но его полярность инвертирована относительно входного сигнала. Коэффициент усиления U1_1 равен ‒1 для входного сигнала VI и +2 для опорного сигнала VREF.
Поскольку неинвертирующий вход U1_1 привязан к VREF, выходной сигнал смещен на 2×VREF. Таким образом, при изменении входного сигнала от нуля до VREF выходной сигнал первого каскада уменьшается от 2×VREF до VREF. Второй каскад ограничителя U_2 представляет собой инвертирующий усилитель с коэффициентом усиления ‒1. Также привязанный к VREF, он восстанавливает постоянную составляющую и полярность входного сигнала.
Для выхода первого каскада
если VI ≤ VREF, и
если VI ≥ VREF.
Выходной сигнал второго каскада равен
если VI ≤ VREF, и
если VI ≥ VREF. (Обратите внимание, что при необходимости постоянную составляющую выходного напряжения, а также порог ограничения можно сдвигать дополнительной цепью R6, R7; в противном случае эта цепь не используется).
Отрицательная обратная связь усилителя U1_1 превращает D1, являющийся одним из элементов обратной связи, в «идеальный диод». Как только VI достигает уровня VREF, выходное напряжение U1 увеличивается до тех пор, пока не компенсирует падение напряжения VD на этом диоде. Когда VI меньше VREF и D1 закрыт, диод D2 включен и пропускает выходной ток усилителя U1 непосредственно на его вход. Это предохраняет U1 от отрицательного насыщения, которое значительно уменьшило бы скорость переключения первого каскада.
Уровень напряжения на выходе U1_1, равный
достигает своего максимального значения при минимальном уровне входного сигнала. Этим определяется максимально возможный уровень VREF, который не должен вызывать искажения выходного сигнала ограничителя при его минимальном уровне:
В этом выражении V+ – максимальное выходное напряжение операционного усилителя при выбранном напряжении питания VCC, для rail-to-rail усилителей почти совпадающее с VCC.
По той же причине минимальный уровень VREF не должен быть ниже VD, однако входной сигнал может существенно превышать VREF.
|
||||||
| Рисунок 2. | Моделирование в LTspice показывает реакцию ограничителя на синусоидальный сигнал частотой 1 МГц (а) и на кусочно-линейный сигнал длительностью 2 мкс (б). |
|||||
Результат моделирования в LTspice при синусоидальном входном сигнале с частотой 1 МГц и амплитудой 8 В пик-пик показан на Рисунке 2а, а на Рисунке 2б представлено несколько откликов схемы на кусочно-линейный 10-вольтовый сигнал длительностью 2 мкс при опорном уровне VREF, равном 5.5 В. Ограничитель достаточно точен во всем диапазоне выходных напряжений, допустимом для операционного усилителя. Моделирование показывает, что ошибки ограничения не превышают 8 мВ, а время установления выходного напряжения относительно точки ограничения находится в пределах 30 нс. По сравнению с «простым ограничителем на ОУ», описанным в [1], этот ограничитель работает при намного более высоких частотах и с существенно меньшими искажениями.
Купить LT1810 на РадиоЛоцман.Цены
