HRP-N3 - серия источников питания с максимальной пиковой мощностью в 350% от MEAN WELL

Источник дифференциального тактового сигнала, расположенный в микросхеме SOC, тактирует две DDR микросхемы

Многие создатели электронных систем считают, что источник дифференциального тактового сигнала должен тактировать только одну микросхему. Если конструкция аппаратуры требует тактирования двух микросхем DDR памяти, то в схеме неизбежно появляется буфер дифференциального тактового сигнала.

Выбираем схему BMS для заряда литий-железофосфатных (LiFePO4) аккумуляторов

В данной дизайн-идее описана схема, которая тактирует две DDR микросхемы памяти без использования буфера источника тактового сигнала без особого ущерба целостности сигнала. Так как использование SOC (систем на кристалле) вызвано необходимостью снижения стоимости аппаратуры, это приводит к использованию для них корпусов с меньшим количеством выводов. В таких микросхемах обычно доступна только одна дифференциальная пара тактовых сигналов для подключения внешней микросхемы памяти.

Если в схему необходимо добавить еще одну DDR микросхему памяти, разработчики обычно используют буфер тактового сигнала. На рис.1 изображена микросхема SOC со встроенным контроллером DDR, который выдает дифференциальный тактовый сигнал на две микросхемы DDR памяти. Дифференциальные сигналы CLK и CLK- с микросхемы SOC, IC1, последовательно проходят через резисторы R1 и R2, соответственно.

https://www.rlocman.ru/i/Image/2009/03/19/19.gif

После этого дифференциальный сигнал подключается к микросхемам DDR памяти IC2 и IC3 с согласующим резистором 120 Ом, установленным возле IC2. На рис.2 приведена соответствующая трассировка PCB (печатной платы). PCB выполнена из четырехслойного материала FR4 со слоем земли, расположенным под дифференциальными линиями CLK и CLK-. Линии CLK и CLK- проведены близко друг к другу и проходят последовательно через резисторы R1 и R2, которые так же расположены близко друг от друга, для обеспечения должного согласования. Идущие рядом дифференциальные сигналы, подключены к IC2 и 120Ом согласующему резистору R3. Трассы на нижнем слое служат для подачи дифференциального сигнала на IC3. Общая длина дифференциальной пары тактовых сигналов от микросхемы SOC до микросхем DDR составляет приблизительно 2.5 дюйма. Микросхема SOC выполняет тактирование дифференциальным сигналом микросхем DDR. При изменении номиналов R1, R2 и R3 наилучший результат получился при номиналах R1 и R2, равных 0 Ом и неподключенном резисторе R3. На иллюстрациях 3 по 7, показаны различные осциллограммы сигналов.

https://www.rlocman.ru/i/Image/2009/03/19/20.gif

Электронные компоненты. Бесплатная доставка по России
Для комментирования материалов с сайта и получения полного доступа к нашему форуму Вам необходимо зарегистрироваться.
Имя