Datasheet Microsemi A2F200M3F-1FGG484

Производитель	Microsemi
Семейство	SmartFusion
Серия	A2F200
Модель	A2F200M3F-1FGG484

A2F200M3F-1FGG484 на РадиоЛоцман.Цены

FPGA Flash семейство SmartFusion 484FBGA.

Поставщик	Производитель	Цена
5 элемент	Actel	по запросу
Кремний		по запросу
LifeElectronics	Microsemi	по запросу
Подробнее об условиях поставки »

Цены » Профессиональная электроника и электротехника

Комбинированная аналого‐цифровая ПЛИС SmartFusion содержит в одной микросхеме программируемую логическую матрицу, аппаратный процессор ARM Cortex‐M3 и программируемый аналоговый блок. Обеспечивает полностью настраиваемую конфигурацию, защиту вашего проекта и легкость в использовании. ПЛИС SmartFusion, выполненная полностью по FLASH технологии, является идеальным решением для построения Систем на Кристалле (СнК), обеспечивая значительно большую гибкость по сравнению с традиционными решениями на аппаратных микроконтроллерах с фиксированным набором функций и имеет значительно меньшую стоимость по сравнению с решениями с использованием дорогостоящих софт‐процессоров в ПЛИС.

Аппаратный 100 МГц 32-битный процессор ARM Cortex-M3
АНВ шина, выполненная в виде многоуровневой матрицы соединений с пропускной способностью до 16 Гбит/с
10/100 Ethernet MAC
По два контроллера SPI, I2C и UART
Два каскадируемых 32-битных таймера
До 512 кбайт Flash ПЗУ и до 64 кбайт СОЗУ
Контроллер внешней памяти
8-канальный контроллер ПДП
Итегрированные ЦАП и АЦП
Интегрированные каналы измерения напряжения, тока и температуры
До 10 высокоскоростных 50 нс компараторов
Аналоговый вычислительный блок разгружает процессор от предварительной обработки аналоговых сигналов
До 47 аналоговых и до 169 цифровых портов ввода-вывода

ПЛИС SmartFusion	A2F060¹		A2F200		A2F500
Программируемая логическая матрица
Системных вентилей	60,000		200,000		500,000
Логических ячеек	1,536		4,608		11,520
Блоков ОЗУ объемом 4,608 бит	8		8		24
Микропроцессорная субсистема (МСС)
FLASH ПЗУ, кбайт	64		256		512
СОЗУ кбайт	16		64		64
Cortex-M3	Да		Да		Да
10/100 Ethernet MAC	Нет		Да		Да
Контроллер внешней памяти	26‐бит адрес, 16‐бит данные		26‐бит адрес, 16‐бит данные		26‐бит адрес, 16‐бит данные
ПДП	8 каналов		8 каналов		8 каналов
I²C	2		2		2
SPI	2		2		2
16550 UART	2		2		2
32‐битный таймер	2		2		2
PLL	1		1		2
32 КГц интегрированный генератор	1		1		1
100 МГц интегрированный RC генератор	1		1		1
Кварцевый генератор (1.5 МГц - 20 МГц)	1		1		1
Аналоговый блок
АЦп	1		2		3
ЦАП	1		2		3
Аналоговых блоков (SCBs)	1		4		5
Компараторов²	2		8		10
Каналов измерения тока²	1		4		5
Каналов измерения температуры²	1		4		5
Биполярных каналов измерения напряжения²	2		8		10
Порты ввода/вывода корпуса: МСС + ПЛИС
Корпуса	FG256	Max	FG256	FG484	FG256	FG484
Прямые аналоговые входы	20	27	8	8	8	12
Всего аналоговых входов	24	31	24	24	24	32
Всего аналоговых выходов	1	1	2	2	2	3
МСС портов входа/выхода^3,4	25	25	25	41	25	41
Портов ввода/вывода ПЛИС	66	66	66	94	66	128
Всего портов ввода/вывода	116	123	117	161	117	204

Примечания:

В процессе обсуждения.
Разделяют ресурсы портов ввода‐вывода. Могут быть недоступны одновременно.
16 портов МСС могут быть использованы как порты ввода/вывода ПЛИС. Эти порты могут использовать триггеры Шмита и поддерживают только стандарты LVTTL и LVCMOS (1.5/1.8/2.5/3.3В).
9 портов МСС предназначенные для Ethernet MAC могут использоваться как порты ввода/вывода ПЛИС, если Ethernet MAC не используется в проекте. Эти порты могут использовать триггеры Шмита и поддерживают только стандарты LVTTL и LVCMOS (1.5/1.8/2.5/3.3В).

Datasheets

Скачать » Datasheet, PDF, 11.0 Мб
Выписка из документа ↓
Revision 12 SmartFusion Customizable System-on-Chip (cSoC)
Microcontroller Subsystem (MSS) Hard 100 MHz 32-Bit ARM CortexTM-M3 1.25 DMIPS/MHz Throughput from Zero Wait State Memory Memory Protection Unit (MPU) Single Cycle Multiplication, Hardware Divide JTAG Debug (4 wires), Serial Wire Debug (SWD, 2 wires), and Single Wire Viewer (SWV) Interfaces Internal Memory Embedded Nonvolatile Flash Memory (eNVM), 128 Kbytes to 512 Kbytes Embedded High-Speed SRAM (eSRAM), 16 Kbytes to 64 Kbytes, Implemented in 2 Physical Blocks to Enable Simultaneous Access from 2 Different Masters Multi-Layer AHB Communications Matrix Provides up to 16 Gbps of On-Chip Memory Bandwidth,1 Allowing Multi-Master Schemes 10/100 Ethernet MAC with RMII Interface2 Programmable External Memory Controller, Which Supports: Asynchronous Memories NOR Flash, SRAM, PSRAM Synchronous SRAMs Two I2C Peripherals Two 16550 Compatible UARTs Two SPI Peripherals Two 32-Bit Timers 32-Bit Watchdog Timer 8-Channel DMA Controller to Offload the Cortex-M3 from Data Transactions Clock Sources 32 KHz to 20 MHz Main Oscillator Battery-Backed 32 KHz Low Power Oscillator with Real-Time Counter (RTC) 100 MHz Embedded RC Oscillator; 1% Accurate Embedded Analog PLL with 4 Output Phases (0, 90, 180, 270) Based on proven ProASIC®3 FPGA Fabric Low Power, Firm-Error Immune 130-nm, 7-Layer Metal, Flash-Based CMOS Process Nonvolatile, Instant On, Retains Program When Powered Off 350 MHz System Performance Embedded SRAMs and FIFOs Variable Aspect Ratio 4,608-Bit SRAM Blocks x1, x2, x4, x9, and x18 Organizations True Dual-Port SRAM (excluding x18)
® Programmable Embedded FIFO Control Logic Secure ISP with 128-Bit AES via JTAG FlashLock® to Secure FPGA Contents Five Clock Conditioning Circuits (CCCs) with up to 2 Integrated Analog PLLs Phase Shift, Multiply/Divide, and Delay Capabilities Frequency: Input 1.5350 MHz, Output 0.75 to 350 MHz Programmable Analog
Analog Front-End (AFE) Up to Three 12-Bit SAR ADCs 500 Ksps in 12-Bit Mode 550 Ksps in 10-Bit Mode 600 Ksps in 8-Bit Mode Internal 2.56 V Reference or Optional External Reference One First-Order DAC (sigma-delta) per ADC 8-Bit, 16-Bit, or 24-Bit 500 Ksps Update Rate Up to 5 High-Performance Analog Signal Conditioning Blocks (SCB) per Device, Each Including: Two High-Voltage Bipolar Voltage Monitors (with 4 input ranges from ±2.5 V to 11.5/+14 V) with 1% Accuracy High Gain Current Monitor, Differential Gain = 50, up to 14 V Common Mode Temperature Monitor (Resolution = ј°C in 12-Bit Mode; Accurate from 55°C to 150 ...

Цены

Выписка из документа:

Revision 12 SmartFusion Customizable System-on-Chip (cSoC)
Microcontroller Subsystem (MSS) Hard 100 MHz 32-Bit ARM CortexTM-M3 1.25 DMIPS/MHz Throughput from Zero Wait State Memory Memory Protection Unit (MPU) Single Cycle Multiplication, Hardware Divide JTAG Debug (4 wires), Serial Wire Debug (SWD, 2 wires), and Single Wire Viewer (SWV) Interfaces Internal Memory Embedded Nonvolatile Flash Memory (eNVM), 128 Kbytes to 512 Kbytes Embedded High-Speed SRAM (eSRAM), 16 Kbytes to 64 Kbytes, Implemented in 2 Physical Blocks to Enable Simultaneous Access from 2 Different Masters Multi-Layer AHB Communications Matrix Provides up to 16 Gbps of On-Chip Memory Bandwidth,1 Allowing Multi-Master Schemes 10/100 Ethernet MAC with RMII Interface2 Programmable External Memory Controller, Which Supports: Asynchronous Memories NOR Flash, SRAM, PSRAM Synchronous SRAMs Two I2C Peripherals Two 16550 Compatible UARTs Two SPI Peripherals Two 32-Bit Timers 32-Bit Watchdog Timer 8-Channel DMA Controller to Offload the Cortex-M3 from Data Transactions Clock Sources 32 KHz to 20 MHz Main Oscillator Battery-Backed 32 KHz Low Power Oscillator with Real-Time Counter (RTC) 100 MHz Embedded RC Oscillator; 1% Accurate Embedded Analog PLL with 4 Output Phases (0, 90, 180, 270) Based on proven ProASIC®3 FPGA Fabric Low Power, Firm-Error Immune 130-nm, 7-Layer Metal, Flash-Based CMOS ...