Datasheet Texas Instruments CDC2509APWR — Даташит
| Производитель | Texas Instruments |
| Серия | CDC2509A |
| Модель | CDC2509APWR |
Драйвер тактового сигнала с фазовой автоподстройкой напряжения 3,3 В и выходами с 3 состояниями 24-TSSOP от 0 до 70
Datasheets
CDC2509A: 3.3 V Phase Lock Loop Clock Driver (Rev. C)
PDF, 614 Кб, Версия: C, Файл опубликован: 2 дек 2004
Цены
 Купить CDC2509APWR на РадиоЛоцман.Цены — от 79 до 1 019 ₽20 предложений от 17 поставщиков Микросхема Деталь тактового сигнала, PLL Clock Driver Single 80MHz to 100MHz 24Pin TSSOP T/R | |||
| CDC2509APWR Texas Instruments | от 854 ₽ | ||
| CDC2509APWR Texas Instruments | 1 019 ₽ | ||
| CDC2509APWR Texas Instruments | по запросу | ||
| CDC2509APWR Texas Instruments | по запросу | ||
Статус
| Статус продукта | NRND (Не рекомендуется для новых разработок) |
| Доступность образцов у производителя | Нет |
Корпус / Упаковка / Маркировка
| Pin | 24 |
| Package Type | PW |
| Industry STD Term | TSSOP |
| JEDEC Code | R-PDSO-G |
| Package QTY | 2000 |
| Carrier | LARGE T&R |
| Маркировка | CK2509A |
| Width (мм) | 4.4 |
| Length (мм) | 7.8 |
| Thickness (мм) | 1 |
| Pitch (мм) | .65 |
| Max Height (мм) | 1.2 |
| Mechanical Data | Скачать |
Экологический статус
| RoHS | Совместим |
| Бессвинцовая технология (Pb Free) | Да |
Application Notes
- Using CDC2509A/CDC2510A PLL With Spread Spectrum Clocking (SSC)PDF, 454 Кб, Файл опубликован: 5 янв 1999
This application note describes the CDC2509A/2510A [1] phase-lock loop clockdrivers and their use with spread spectrum clocking system. This application note gives SSC system performance measurements and parameter measurementinstructions. - High Speed Clock Distribution Design Techniques for CDC 509/516/2509/2510/2516 (Rev. A)PDF, 109 Кб, Версия: A, Файл опубликован: 23 сен 1998
The memory bandwidth of high performance microprocessors is increasing at a rapid rate and the future memory bandwidth requirements are expected to keep increasing. The bandwidth requirements of RAM will be satisfied in the near term by using Synchronous DRAM. The need to drive multiple DRAM chips at high speeds with low skew necessitates the use of clock distribution devices with Phase Locked Loo
Модельный ряд
Серия: CDC2509A (2)
- CDC2509APWR CDC2509APWRG4
Классификация производителя
- Semiconductors > Clock and Timing > Clock Buffers > Zero Delay Buffers
