Datasheet Texas Instruments CDC2510 — Даташит
| Производитель | Texas Instruments |
| Серия | CDC2510 |
Драйвер тактового сигнала с фазовой автоподстройкой напряжения 3,3 В
Datasheets
CDC2510: 3.3-V Phase-Lock Loop Clock Driver datasheet
PDF, 608 Кб, Версия: B, Файл опубликован: 2 дек 2004
Выписка из документа
Цены
 Купить CDC2510 на РадиоЛоцман.Цены — от 48 до 1 707 ₽27 предложений от 24 поставщиков Синхронизаторы и распределители тактового сигнала 3.3V Ph-Lock Loop Clock Driver | |||
| CDC2510BSTE-E Renesas | 150 ₽ | ||
| CDC2510CPWR Texas Instruments | 281 ₽ | ||
| CDC2510CPWG4 Texas Instruments | от 657 ₽ | ||
| CDC2510BPWRG4 Texas Instruments | по запросу | ||
Статус
| CDC2510PWR | CDC2510PWRG4 | |
|---|---|---|
| Статус продукта | Не рекомендуется для новых разработок | Не рекомендуется для новых разработок |
| Доступность образцов у производителя | Нет | Нет |
Корпус / Упаковка / Маркировка
| CDC2510PWR | CDC2510PWRG4 | |
|---|---|---|
| N | 1 | 2 |
| Pin | 24 | 24 |
| Package Type | PW | PW |
| Industry STD Term | TSSOP | TSSOP |
| JEDEC Code | R-PDSO-G | R-PDSO-G |
| Package QTY | 2000 | 2000 |
| Carrier | LARGE T&R | LARGE T&R |
| Маркировка | CK2510 | CK2510 |
| Width (мм) | 4.4 | 4.4 |
| Length (мм) | 7.8 | 7.8 |
| Thickness (мм) | 1 | 1 |
| Pitch (мм) | .65 | .65 |
| Max Height (мм) | 1.2 | 1.2 |
| Mechanical Data | Скачать | Скачать |
Экологический статус
| CDC2510PWR | CDC2510PWRG4 | |
|---|---|---|
| RoHS | Совместим | Совместим |
Application Notes
- Understanding the Differences Between CDC2509x/10x DevicesPDF, 65 Кб, Файл опубликован: 8 янв 1999
This application note provides information concerning the various revisions of the TI CDC2509/10 family of devices. In addition, it will assist designers with new and existing designs. Phase error information, both slope and absolute value, is provided to assist in the tuning process. Furthermore, a table summarizes important parameters for choosing the correct PLL. The table contains capacitance - High Speed Clock Distribution Design Techniques for CDC 509/516/2509/2510/2516 (Rev. A)PDF, 109 Кб, Версия: A, Файл опубликован: 23 сен 1998
The memory bandwidth of high performance microprocessors is increasing at a rapid rate and the future memory bandwidth requirements are expected to keep increasing. The bandwidth requirements of RAM will be satisfied in the near term by using Synchronous DRAM. The need to drive multiple DRAM chips at high speeds with low skew necessitates the use of clock distribution devices with Phase Locked Loo
Модельный ряд
Серия: CDC2510 (2)
Классификация производителя
- Semiconductors> Clock and Timing> Clock Buffers> Zero Delay Buffers
