Datasheet Texas Instruments CDC2516DGGRG4 — Даташит
| Производитель | Texas Instruments |
| Серия | CDC2516 |
| Модель | CDC2516DGGRG4 |
Драйвер тактового сигнала с фазовой автоподстройкой напряжения 3,3 В и выходами с 3 состояниями 48-TSSOP
Datasheets
CDC2516: 3.3-V Phase-Lock Loop Clock Driver datasheet
PDF, 479 Кб, Версия: C, Файл опубликован: 2 дек 2004
Выписка из документа
 Купить CDC2516DGGRG4 на РадиоЛоцман.Цены — от 258 до 573 ₽12 предложений от 12 поставщиков Микросхема Тактовый генератор, PLL Clock Driver Single 25MHz to 125MHz 48Pin TSSOP T/R | |||
| CDC2516DGGRG4 Texas Instruments | 411 ₽ | ||
| CDC2516DGGRG4 Texas Instruments | 520 ₽ | ||
| CDC2516DGGRG4 Texas Instruments | по запросу | ||
| CDC2516DGGRG4 Texas Instruments | по запросу | ||
Статус
| Статус продукта | В производстве (Рекомендуется для новых разработок) |
| Доступность образцов у производителя | Да |
Корпус / Упаковка / Маркировка
| Pin | 48 |
| Package Type | DGG |
| Industry STD Term | TSSOP |
| JEDEC Code | R-PDSO-G |
| Package QTY | 2000 |
| Carrier | LARGE T&R |
| Маркировка | CDC2516 |
| Width (мм) | 6.1 |
| Length (мм) | 12.5 |
| Thickness (мм) | 1.15 |
| Pitch (мм) | .5 |
| Max Height (мм) | 1.2 |
| Mechanical Data | Скачать |
Параметры
| Absolute Jitter (Peak-to-Peak Cycle or Period Jitter) | 200 ps |
| Количество выходов | 16 |
| Operating Frequency Range(Max) | 125 МГц |
| Operating Frequency Range(Min) | 25 МГц |
| Package Group | TSSOP |
| Package Size: mm2:W x L | 48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) PKG |
| Rating | Catalog |
| VCC | 3.3 В |
| t(phase error) | 400 ps |
| tsk(o) | 250 ps |
Экологический статус
| RoHS | Совместим |
Application Notes
- High Speed Clock Distribution Design Techniques for CDC 509/516/2509/2510/2516 (Rev. A)PDF, 109 Кб, Версия: A, Файл опубликован: 23 сен 1998
The memory bandwidth of high performance microprocessors is increasing at a rapid rate and the future memory bandwidth requirements are expected to keep increasing. The bandwidth requirements of RAM will be satisfied in the near term by using Synchronous DRAM. The need to drive multiple DRAM chips at high speeds with low skew necessitates the use of clock distribution devices with Phase Locked Loo
Модельный ряд
Серия: CDC2516 (2)
- CDC2516DGGR CDC2516DGGRG4
Классификация производителя
- Semiconductors > Clock and Timing > Clock Buffers > Zero Delay Buffers
