Datasheet Texas Instruments CDC3S04 — Даташит
| Производитель | Texas Instruments |
| Серия | CDC3S04 |
Четверной синусоидальный тактовый буфер с LDO
Datasheets
CDC3S04 Quad Sine-Wave Clock Buffer with LDO. datasheet
PDF, 1.5 Мб, Версия: C, Файл опубликован: 25 июл 2012
Выписка из документа
Цены
 Купить CDC3S04 на РадиоЛоцман.Цены — от 49 до 388 ₽47 предложений от 22 поставщиков Микросхема Тактовый амортизатор, драйвер, схема фазовой автоподстройки, Clock Fanout Buffer 4Out 1IN 1:4 20Pin DSBGA T/R | |||
| CDC3S04YFFR Texas Instruments | от 91 ₽ | ||
| CDC3S04YFFR Texas Instruments | от 358 ₽ | ||
| CDC3S04YFFR Texas Instruments | от 388 ₽ | ||
| CDC3S04EVM Texas Instruments | по запросу | ||
Статус
| CDC3S04YFFR | |
|---|---|
| Статус продукта | В производстве |
| Доступность образцов у производителя | Да |
Корпус / Упаковка / Маркировка
| CDC3S04YFFR | |
|---|---|
| N | 1 |
| Pin | 20 |
| Package Type | YFF |
| Industry STD Term | DSBGA |
| JEDEC Code | R-XBGA-N |
| Package QTY | 3000 |
| Carrier | LARGE T&R |
| Маркировка | CDC3S04 |
| Thickness (мм) | .4 |
| Pitch (мм) | .4 |
| Max Height (мм) | .625 |
| Mechanical Data | Скачать |
Параметры
| Parameters / Models | CDC3S04YFFR |
|---|---|
| Additive RMS Jitter(Typ), fs | 300 |
| Input Frequency(Max), МГц | 52 |
| Input Level | SINE |
| Количество выходов | 4 |
| Рабочий диапазон температур, C | от -40 до 85 |
| Output Frequency(Max), МГц | 52 |
| Output Level | SINE |
| Package Group | DSBGA |
| Package Size: mm2:W x L, PKG | See datasheet (DSBGA) |
| Rating | Catalog |
| VCC Out, В | 1.8 |
Экологический статус
| CDC3S04YFFR | |
|---|---|
| RoHS | Совместим |
Application Notes
- Using the CDC3S04PDF, 110 Кб, Файл опубликован: 18 апр 2010
When designing a single-ended clock tree, a system designer can choose between two commonly-used waveform types: rectangular or sinusoidal. This application note gives a short overview of both signal types and shows the advantages and disadvantages of each using the CDC3S04 quad sine-wave clock buffer with an integrated low-dropout regulator (LDO). Additionally, the clipped sinusoidal waveform is - Power Supply Rejection to Noise in Sinusoidal Clock Buffers: CDC3S04 (Rev. A)PDF, 12.8 Мб, Версия: A, Файл опубликован: 21 июн 2010
This application report is an overview on how power supply noise affects some key specifications of the CDC3S04 sine wave buffer. The ripple in the power supply induces additional harmonics in the frequency spectrum and spurs in the phase noise plot, thus degrading the overall jitter and EMI performance. Decoupling capacitors significantly minimize these effects. This document provides guidelines
Модельный ряд
Серия: CDC3S04 (1)
Классификация производителя
- Semiconductors> Clock and Timing> Clock Buffers> Single-Ended
