Datasheet Texas Instruments CDC706 — Даташит
| Производитель | Texas Instruments |
| Серия | CDC706 |
Custom Programmed 3-PLL Clock Synthesizer / Multiplier / Divider
Datasheets
Programmable 3-PLL Clock Synthesizer / Multiplier / Divider datasheet
PDF, 1.4 Мб, Версия: B, Файл опубликован: 11 фев 2008
Выписка из документа
Цены
 Купить CDC706 на РадиоЛоцман.Цены — от 323 до 50 729 ₽18 предложений от 17 поставщиков Тактовый синтезатор/устройство подавления колебаний Custom Prog 3-PLL Clock | |||
| CDC706PWR Texas Instruments | 323 ₽ | ||
| CDC706PWRG4 Texas Instruments | 484 ₽ | ||
| CDC706PW Texas Instruments | от 1 428 ₽ | ||
| CDC706PWRG4 Texas Instruments | по запросу | ||
Статус
| CDC706PW | CDC706PWG4 | CDC706PWR | CDC706PWRG4 | |
|---|---|---|---|---|
| Статус продукта | Не рекомендуется для новых разработок | Не рекомендуется для новых разработок | Не рекомендуется для новых разработок | Не рекомендуется для новых разработок |
| Доступность образцов у производителя | Нет | Нет | Нет | Нет |
Корпус / Упаковка / Маркировка
| CDC706PW | CDC706PWG4 | CDC706PWR | CDC706PWRG4 | |
|---|---|---|---|---|
| N | 1 | 2 | 3 | 4 |
| Pin | 20 | 20 | 20 | 20 |
| Package Type | PW | PW | PW | PW |
| Industry STD Term | TSSOP | TSSOP | TSSOP | TSSOP |
| JEDEC Code | R-PDSO-G | R-PDSO-G | R-PDSO-G | R-PDSO-G |
| Package QTY | 70 | 70 | 2000 | 2000 |
| Carrier | TUBE | TUBE | LARGE T&R | LARGE T&R |
| Маркировка | CDC706 | CDC706 | CDC706 | CDC706 |
| Width (мм) | 4.4 | 4.4 | 4.4 | 4.4 |
| Length (мм) | 6.5 | 6.5 | 6.5 | 6.5 |
| Thickness (мм) | 1 | 1 | 1 | 1 |
| Pitch (мм) | .65 | .65 | .65 | .65 |
| Max Height (мм) | 1.2 | 1.2 | 1.2 | 1.2 |
| Mechanical Data | Скачать | Скачать | Скачать | Скачать |
Экологический статус
| CDC706PW | CDC706PWG4 | CDC706PWR | CDC706PWRG4 | |
|---|---|---|---|---|
| RoHS | Совместим | Совместим | Совместим | Совместим |
Application Notes
- CDCx706/x906 Termination and Signal Integrity Guidelines (Rev. A)PDF, 155 Кб, Версия: A, Файл опубликован: 28 ноя 2007
This application report shows and evaluates different schemes for the CDCE706, CDCE906, CDC706, and CDC906. Guidelines for optimizing the series termination are discussed. Additionally, this report describes how the CDCx706/x906 family can be used to drive 1.8-V clock inputs. - High Speed Layout Guidelines (Rev. A)PDF, 762 Кб, Версия: A, Файл опубликован: 8 авг 2017
Thisapplicationreportaddresseshigh-speedsignals,suchas clocksignalsand theirrouting,and givesdesignersa reviewof the importantcoherences.Withsomesimplerules,electromagneticinterferenceproblemscan be minimizedwithoutusingcomplicatedformulasand expensivesimulationtools.Section1givesa shortintroductionto theory,whileSection - Clock Recommendations for the DM643x EVMPDF, 121 Кб, Файл опубликован: 29 ноя 2006
The DM643x evaluation module (EVM) requires several clock frequencies to run the system properly. The current clocking proposal of the low-cost EVM consists of the VCXO chip PI6CX100-27W, the PLL chip PLL1705, several bus drivers, and a few oscillaors and crystals. This application report discusses several optimized clocking proposals with the Texas Instruments new clock drivers and recommends a m
Модельный ряд
Серия: CDC706 (4)
Классификация производителя
- Semiconductors> Clock and Timing> Clock Generators> General Purpose
