Datasheet Texas Instruments CDCLVP110VFG4 — Даташит
| Производитель | Texas Instruments |
| Серия | CDCLVP110 |
| Модель | CDCLVP110VFG4 |
1:10 Драйвер часов от LVPECL/HSTL до LVPECL 32-LQFP от -40 до 85
Datasheets
Low-Voltage 1:10 LVPECL/HSTL With Selectable Input Clock Driver datasheet
PDF, 653 Кб, Версия: D, Файл опубликован: 11 янв 2011
Выписка из документа
 Купить CDCLVP110VFG4 на РадиоЛоцман.Цены — от 549 до 843 ₽13 предложений от 13 поставщиков Микросхема Тактовый амортизатор, драйвер, схема фазовой автоподстройки, Clock Multiplexer 10Out 2IN 1:10 32Pin LQFP Tray | |||
| CDCLVP110VFG4 Texas Instruments | 549 ₽ | ||
| CDCLVP110VFG4 Texas Instruments | 711 ₽ | ||
| CDCLVP110VFG4 Texas Instruments | 766 ₽ | ||
| CDCLVP110VFG4 Texas Instruments | по запросу | ||
Статус
| Статус продукта | В производстве (Рекомендуется для новых разработок) |
| Доступность образцов у производителя | Да |
Корпус / Упаковка / Маркировка
| Pin | 32 |
| Package Type | VF |
| Industry STD Term | LQFP |
| JEDEC Code | S-PQFP-G |
| Package QTY | 250 |
| Carrier | JEDEC TRAY (10+1) |
| Маркировка | CDCLVP110 |
| Width (мм) | 7 |
| Length (мм) | 7 |
| Thickness (мм) | 1.4 |
| Pitch (мм) | .8 |
| Max Height (мм) | 1.6 |
| Mechanical Data | Скачать |
Параметры
| Additive RMS Jitter(Typ) | 300 fs |
| Input Frequency(Max) | 3500 МГц |
| Input Level | HSTL,LVPECL |
| Количество выходов | 10 |
| Рабочий диапазон температур | от -40 до 85 C |
| Output Frequency(Max) | 3500 МГц |
| Output Level | LVPECL |
| Package Group | LQFP |
| Package Size: mm2:W x L | 32LQFP: 81 mm2: 9 x 9(LQFP) PKG |
| Rating | Catalog |
| VCC | 2.5,3.3 В |
| VCC Out | 2.5,3.3 В |
Экологический статус
| RoHS | Совместим |
Application Notes
- Advantage of Using TI's Lowest Jitter Differential Clock BufferPDF, 221 Кб, Файл опубликован: 20 авг 2003
Advantage of Using TI's Lowest Jitter Differential Clock Buffer at SONET Speed 622.08 MHz - PCB Layout Guidelines for CDCLVP110PDF, 70 Кб, Файл опубликован: 12 июн 2002
This application note describes various electrical and thermal performance considerations for TI's CDCLVP110. In addition, it provides recommendations for PCB layout as well as optimizing power consumption in a real system application. Finally, it shows examples of how to estimate the worst case chip temperature. - Clocking Design Guidelines: Unused PinsPDF, 158 Кб, Файл опубликован: 19 ноя 2015
- DC-Coupling Between Differential LVPECL, LVDS, HSTL, and CMLPDF, 135 Кб, Файл опубликован: 19 фев 2003
- AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)PDF, 417 Кб, Версия: C, Файл опубликован: 17 окт 2007
This report provides a quick reference of ac-coupling techniques for interfacing between different logic levels. The four differential signaling levels found in this reportare low-voltage positive-referenced emitter coupled logic (LVPECL), low-voltage differential signals (LVDS), high-speed transceiver logic (HSTL), and current-modelogic (CML). From these four differential signaling levels, 16
Модельный ряд
Серия: CDCLVP110 (6)
- CDCLVP110MVFR CDCLVP110MVFRG4 CDCLVP110VF CDCLVP110VFG4 CDCLVP110VFR CDCLVP110VFRG4
Классификация производителя
- Semiconductors > Clock and Timing > Clock Buffers > Differential
