Datasheet Texas Instruments CDCLVP110VFRG4 — Даташит

1:10 Драйвер часов от LVPECL/HSTL до LVPECL 32-LQFP от -40 до 85

Datasheets

PDF, 653 Кб, Версия: D, Файл опубликован: 11 янв 2011

Выписка из документа

Купить CDCLVP110VFRG4 на РадиоЛоцман.Цены — от 292 до 1 349 ₽ 16 предложений от 14 поставщиков Микросхема Тактовый амортизатор, драйвер, схема фазовой автоподстройки, Clock Multiplexer 10Out 2IN 1:10 32Pin LQFP T/R
T-electron Россия и страны СНГ	CDCLVP110VFRG4 Texas Instruments	601 ₽
IC Home Весь мир	CDCLVP110VFRG4 Texas Instruments	609 ₽
ЭИК Россия	CDCLVP110VFRG4 Texas Instruments	от 1 349 ₽
AllElco Electronics Весь мир	CDCLVP110VFRG4 Texas Instruments	по запросу

Статус продукта	В производстве (Рекомендуется для новых разработок)
Доступность образцов у производителя	Нет

Additive RMS Jitter(Typ)	300 fs
Input Frequency(Max)	3500 МГц
Input Level	HSTL,LVPECL
Количество выходов	10
Рабочий диапазон температур	от -40 до 85 C
Output Frequency(Max)	3500 МГц
Output Level	LVPECL
Package Group	LQFP
Package Size: mm2:W x L	32LQFP: 81 mm2: 9 x 9(LQFP) PKG
Rating	Catalog
VCC	2.5,3.3 В
VCC Out	2.5,3.3 В

RoHS

Совместим

Скачать
Advantage of Using TI's Lowest Jitter Differential Clock Buffer
PDF, 221 Кб, Файл опубликован: 20 авг 2003
Advantage of Using TI's Lowest Jitter Differential Clock Buffer at SONET Speed 622.08 MHz
Скачать
PCB Layout Guidelines for CDCLVP110
PDF, 70 Кб, Файл опубликован: 12 июн 2002
This application note describes various electrical and thermal performance considerations for TI's CDCLVP110. In addition, it provides recommendations for PCB layout as well as optimizing power consumption in a real system application. Finally, it shows examples of how to estimate the worst case chip temperature.
Скачать
Clocking Design Guidelines: Unused Pins
PDF, 158 Кб, Файл опубликован: 19 ноя 2015
Скачать
DC-Coupling Between Differential LVPECL, LVDS, HSTL, and CML
PDF, 135 Кб, Файл опубликован: 19 фев 2003
Скачать
AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C)
PDF, 417 Кб, Версия: C, Файл опубликован: 17 окт 2007
This report provides a quick reference of ac-coupling techniques for interfacing between different logic levels. The four differential signaling levels found in this reportare low-voltage positive-referenced emitter coupled logic (LVPECL), low-voltage differential signals (LVDS), high-speed transceiver logic (HSTL), and current-modelogic (CML). From these four differential signaling levels, 16

Серия: CDCLVP110 (6)