Datasheet Texas Instruments SN74LVT8996DWR — Даташит
Производитель | Texas Instruments |
Серия | SN74LVT8996 |
Модель | SN74LVT8996DWR |

3,3 В ABT 10-битные адресные порты сканирования Многоточечный адресный приемопередатчик TAP IEEE STD 1149.1 (JTAG) 24-SOIC От -40 до 85
Datasheets
3.3-V 10-Bit Addressable Scan Ports Multidrop-Addressable IEEE Std 1149.1 (JTAG) datasheet
PDF, 1.3 Мб, Версия: A, Файл опубликован: 2 дек 1999
Выписка из документа
Цены
![]() 16 предложений от 13 поставщиков Микросхема Логический чип, 3.3V ABT 10Bit Addressable Scan Ports Multidrop-Addressable IEEE STD 1149.1 (JTAG) TAP Transceiver 24-SOIC -40℃ to 85℃ | |||
SN74LVT8996DWR Texas Instruments | 562 ₽ | ||
SN74LVT8996DWR Texas Instruments | 640 ₽ | ||
SN74LVT8996DWR Texas Instruments | 665 ₽ | ||
SN74LVT8996DWR Texas Instruments | от 1 453 ₽ |
Статус
Статус продукта | В производстве (Рекомендуется для новых разработок) |
Доступность образцов у производителя | Нет |
Корпус / Упаковка / Маркировка
Pin | 24 |
Package Type | DW |
Industry STD Term | SOIC |
JEDEC Code | R-PDSO-G |
Package QTY | 2000 |
Carrier | LARGE T&R |
Маркировка | LVT8996 |
Width (мм) | 7.5 |
Length (мм) | 15.4 |
Thickness (мм) | 2.35 |
Pitch (мм) | 1.27 |
Max Height (мм) | 2.65 |
Mechanical Data | Скачать |
Параметры
Bits | 10 |
ICC @ Nom Voltage(Max) | 20 мА |
Рабочий диапазон температур | от -40 до 85 C |
Output Drive (IOL/IOH)(Max) | 64/-32 мА |
Package Group | SOIC |
Package Size: mm2:W x L | 24SOIC: 160 mm2: 10.3 x 15.5(SOIC) PKG |
Rating | Catalog |
Technology Family | LVT |
VCC(Max) | 3.6 В |
VCC(Min) | 2.7 В |
Экологический статус
RoHS | Совместим |
Application Notes
- LVT Family Characteristics (Rev. A)PDF, 98 Кб, Версия: A, Файл опубликован: 1 мар 1998
To address the need for a complete low-voltage interface solution, Texas Instruments has developed a new generation of logic devices capable of mixed-mode operation. The LVT series relies on a state-of-the-art submicron BiCMOS process to provide up to a 90% reduction in static power dissipation over ABT. LVT devices solve the system need for a transparent seam between the low-voltage and 5-V secti - LVT-to-LVTH ConversionPDF, 84 Кб, Файл опубликован: 8 дек 1998
Original LVT devices that have bus hold have been redesigned to add the High-Impedance State During Power Up and Power Down feature. Additional devices with and without bus hold have been added to the LVT product line. Design guidelines and issues related to the bus-hold features, switching characteristics, and timing requirements are discussed.
Модельный ряд
Серия: SN74LVT8996 (4)
- SN74LVT8996DW SN74LVT8996DWR SN74LVT8996PW SN74LVT8996PWR
Классификация производителя
- Semiconductors > Logic > Specialty Logic > Boundary Scan (JTAG) Logic