Datasheet Texas Instruments SN74LVT8996 — Даташит
| Производитель | Texas Instruments |
| Серия | SN74LVT8996 |
10-битные адресные порты сканирования ABT, 3,3 В, многоабонентский TAP-трансивер IEEE STD 1149.1 (JTAG)
Datasheets
3.3-V 10-Bit Addressable Scan Ports Multidrop-Addressable IEEE Std 1149.1 (JTAG) datasheet
PDF, 1.3 Мб, Версия: A, Файл опубликован: 2 дек 1999
Выписка из документа
Цены
 Купить SN74LVT8996 на РадиоЛоцман.Цены — от 194 до 2 608 ₽34 предложений от 21 поставщиков Микросхема Логический чип, 3.3V ABT 10Bit Addressable Scan Ports Multidrop-Addressable IEEE STD 1149.1 (JTAG) TAP Transceiver 24-SOIC -40℃ to 85℃ | |||
| SN74LVT8996PW Texas Instruments | 194 ₽ | ||
| SN74LVT8996PWR Texas Instruments | 959 ₽ | ||
| SN74LVT8996PW Texas Instruments | от 2 608 ₽ | ||
| SN74LVT8996 Texas Instruments | по запросу | ||
Статус
| SN74LVT8996DW | SN74LVT8996DWR | SN74LVT8996PW | SN74LVT8996PWR | |
|---|---|---|---|---|
| Статус продукта | В производстве | В производстве | В производстве | В производстве |
| Доступность образцов у производителя | Нет | Нет | Нет | Нет |
Корпус / Упаковка / Маркировка
| SN74LVT8996DW | SN74LVT8996DWR | SN74LVT8996PW | SN74LVT8996PWR | |
|---|---|---|---|---|
| N | 1 | 2 | 3 | 4 |
| Pin | 24 | 24 | 24 | 24 |
| Package Type | DW | DW | PW | PW |
| Industry STD Term | SOIC | SOIC | TSSOP | TSSOP |
| JEDEC Code | R-PDSO-G | R-PDSO-G | R-PDSO-G | R-PDSO-G |
| Package QTY | 25 | 2000 | 60 | 2000 |
| Carrier | TUBE | LARGE T&R | TUBE | LARGE T&R |
| Маркировка | LVT8996 | LVT8996 | LX8996 | LX8996 |
| Width (мм) | 7.5 | 7.5 | 4.4 | 4.4 |
| Length (мм) | 15.4 | 15.4 | 7.8 | 7.8 |
| Thickness (мм) | 2.35 | 2.35 | 1 | 1 |
| Pitch (мм) | 1.27 | 1.27 | .65 | .65 |
| Max Height (мм) | 2.65 | 2.65 | 1.2 | 1.2 |
| Mechanical Data | Скачать | Скачать | Скачать | Скачать |
Параметры
| Parameters / Models | SN74LVT8996DW | SN74LVT8996DWR | SN74LVT8996PW | SN74LVT8996PWR |
|---|---|---|---|---|
| Bits | 10 | 10 | 10 | 10 |
| ICC @ Nom Voltage(Max), мА | 20 | 20 | 20 | 20 |
| Рабочий диапазон температур, C | от -40 до 85 | от -40 до 85 | от -40 до 85 | от -40 до 85 |
| Output Drive (IOL/IOH)(Max), мА | 64/-32 | 64/-32 | 64/-32 | 64/-32 |
| Package Group | SOIC | SOIC | TSSOP | TSSOP |
| Package Size: mm2:W x L, PKG | 24SOIC: 160 mm2: 10.3 x 15.5(SOIC) | 24SOIC: 160 mm2: 10.3 x 15.5(SOIC) | 24TSSOP: 50 mm2: 6.4 x 7.8(TSSOP) | 24TSSOP: 50 mm2: 6.4 x 7.8(TSSOP) |
| Rating | Catalog | Catalog | Catalog | Catalog |
| Technology Family | LVT | LVT | LVT | LVT |
| VCC(Max), В | 3.6 | 3.6 | 3.6 | 3.6 |
| VCC(Min), В | 2.7 | 2.7 | 2.7 | 2.7 |
Экологический статус
| SN74LVT8996DW | SN74LVT8996DWR | SN74LVT8996PW | SN74LVT8996PWR | |
|---|---|---|---|---|
| RoHS | Совместим | Совместим | Совместим | Совместим |
Application Notes
- LVT Family Characteristics (Rev. A)PDF, 98 Кб, Версия: A, Файл опубликован: 1 мар 1998
To address the need for a complete low-voltage interface solution, Texas Instruments has developed a new generation of logic devices capable of mixed-mode operation. The LVT series relies on a state-of-the-art submicron BiCMOS process to provide up to a 90% reduction in static power dissipation over ABT. LVT devices solve the system need for a transparent seam between the low-voltage and 5-V secti - LVT-to-LVTH ConversionPDF, 84 Кб, Файл опубликован: 8 дек 1998
Original LVT devices that have bus hold have been redesigned to add the High-Impedance State During Power Up and Power Down feature. Additional devices with and without bus hold have been added to the LVT product line. Design guidelines and issues related to the bus-hold features, switching characteristics, and timing requirements are discussed.
Модельный ряд
Серия: SN74LVT8996 (4)
Классификация производителя
- Semiconductors> Logic> Specialty Logic> Boundary Scan (JTAG) Logic
