Datasheet Texas Instruments SN74SSTEB32866ZWLR — Даташит
| Производитель | Texas Instruments |
| Серия | SN74SSTEB32866 |
| Модель | SN74SSTEB32866ZWLR |
1,5 В/1,8 В 25-битный конфигурируемый регистровый буфер с проверкой четности адреса 96-BGA -40 до 85
Datasheets
25-Bit Configurable Registered Buffer w/Address-Parity Test datasheet
PDF, 1.9 Мб, Файл опубликован: 21 апр 2009
Выписка из документа
Статус
| Статус продукта | В производстве (Рекомендуется для новых разработок) |
| Доступность образцов у производителя | Да |
Корпус / Упаковка / Маркировка
| Pin | 96 |
| Package Type | ZWL |
| Industry STD Term | BGA |
| JEDEC Code | R-PBGA-N |
| Package QTY | 1000 |
| Carrier | LARGE T&R |
| Маркировка | SEB866 |
| Width (мм) | 5.5 |
| Length (мм) | 13.5 |
| Thickness (мм) | .89 |
| Pitch (мм) | .8 |
| Max Height (мм) | 1.3 |
| Mechanical Data | Скачать |
Параметры
| Absolute Jitter (Peak-to-Peak Cycle or Period Jitter) | N/A ps |
| Function | DDR2 Register |
| Количество выходов | 25 |
| Operating Frequency Range(Max) | 410 МГц |
| Рабочий диапазон температур | от -40 до 85 C |
| Output Drive | 8 мА |
| Package Group | BGA |
| Package Size: mm2:W x L | 96BGA: 74 mm2: 5.5 x 13.5(BGA) PKG |
| Rating | Catalog |
| VCC | 1.5,1.8 В |
| t(phase error) | N/A ps |
| tsk(o) | N/A ps |
Экологический статус
| RoHS | Совместим |
Application Notes
- DDR2 Memory Interface Clocks and Registers - OverviewPDF, 308 Кб, Файл опубликован: 25 мар 2009
This application report gives an overview of the existing JEDEC DDR2 Register and PLL Buffer specifications and compliant TI devices.
Модельный ряд
Серия: SN74SSTEB32866 (1)
- SN74SSTEB32866ZWLR
Классификация производителя
- Semiconductors > Clock and Timing > Memory Interface Clocks and Registers
