Цитата:

Журнал РАДИОЛОЦМАН, январь 2015 Yakov Velikson Electronic Design В представленном в этой статье примере схемы аналогового делителя погрешность снижена до значения менее 0.02%, определяемого разрешением двух используемых в схеме ЦАП Несмотря на доступность и повсеместное использование ПЛИС и микроконтроллеров, имеющие долгую историю аналоговые схемы все еще остаются жизнеспособными и экономически эффективными средствами реализации некоторых арифметических функций. Для деления напряжений обычные аналоговые устройства объединяют с различными умножителями в цепи обратной связи [1].

Подробнее: Простая схема снижает погрешность аналогового делителя

Прочёл 2 раза. Так и не дошел до меня принцип действия схемы. Потому что не нашёл ответов даже на элементарные вопросы:

Куда подаётся входной сигнал для схемы деления? На вход Va или Vb? Для чего тогда второй вход?

Дело в том, что в этой статье делитель рассматривается наряду с аналоговыми перемножителями сигналов, причём построенными на ОУ. На базе перемножителей и сумматоров можно реализовать почти любые арифметические функции и строить разнообразные функциональные блоки. На ум приходят делители/умножители частоты, модуляторы/демодуляторы, смесители и прочее.

Классический подход - это перемножители/делители, построенные на принципе "логарифмирование - антилогарифмирование" ввиду того, что логарифм произведения равен сумме логарифмов, а логарифм частного равен разности логарифмов. Так, в начале статьи автор упоминает передаточные функции логарифмических блоков, построенных на транзисторах (смотрите схемотехнику м/с интегральных перемножителей) и диодах (смотрите перемножители на ОУ, диоды в обвязке), и их несовершенство (ошибка в лучшем случае 0,1%).

Не касаясь вопросов монотонности передаточных характеристик рассматриваемых звеньев, частотных свойств и прочих "аналоговых заморочек", приводящих к погрешностям и систематическим ошибкам, автор предлагает сугубо цифровой подход к аналоговой задаче деления Va на Vb: Vвых = k(Va/Vb) с коэффициентом k. Точнее, для управления весовыми коэффициентами он вводит R-2R ЦАПы, управляемые посредствам АЦП. И скорее всего речь идёт об АЦП последовательных приближений, но это не столь принципиально.

Посмотрите рисунок 2 вот в этой его статье http://www.edn.com/Home/PrintView?contentItemId=4368787. В ней разбирается четырёхквадрантный перемножитель. Просто это немного более удачный пример для анализа. Тут Яков Великсон (автор) предлагает уйти от логарифмических блоков и воспользоваться соотношением 4ab=(a+b)^2-(a-b)^2. Предварительно засуммированные Va и Vb (k(Va+Vb) и k(Va-Vb)) двухвходовый АЦП преобразует в эквивалентные коды N1 и N2, загружаемые в управляющие ЦАПами регистры. Причём ЦАПы перемножающие. А дальше происходит вся "магия" – на усилителе A7 вычисляется разность и "восстанавливается" произведение VaVb с каким-то коэффициентом, устанавливаемым резисторами R1 и R2. Необходимость введения цифровых звеньев в виде перемножающих ЦАП скорее всего объясняется лёгкостью манипулирования цифровым кодом для получения N^2. Хотя тут, наверное, немного некорректно говорить "перемножающий" ЦАП, поскольку сигнал умножается на себя же, но в цифровом виде, скорее "квадратурный" ЦАП, что тоже не вполне правильно. Примеров таких импортных м/с не знаю, но среди отечественных К572ПА1(ПА2).

Возвращаясь к исходной статье. Автор предлагает повышение точности преобразования (имеется ввиду, наверное, абсолютная погрешность) за счёт введения в схему аналогового делителя цифровых звеньев ЦАП и АЦП по описанному выше принципу. Точность деления будет определяться их характеристиками. В первую очередь разрядностью, влияющей на шаг квантования коэффициентов деления, а затем уж электрическими погрешностями, присущими всем АЦП и ЦАП (шумы, нелинейность, монотонность, смещения и прочее).

А дальше принцип работы такого делителя описан в самой статье с подробной арифметикой. АЦП сформирован за счёт ЦАП-1 и операционных усилителей A1, компараторов A2 и A3, счётчика и схемы управления. Такой АЦП работает по принципу бинарного поиска, что напоминает АЦП последовательных приближений (SAR ADC), о чём я говорил ранее. А скорее всего так и есть, поскольку блок 3 на рисунке 1 выполняет роль компаратора и останавливает процесс, когда знаменатель Vb (в оригинале статьи divisor - делитель) приближается к минимально допустимому значению, условно нулю. Ведь делить на ноль нельзя. Этот АЦП преобразует напряжение знаменателя Vb в цифровой код N, который загружается во второй ЦАП. И вот тут происходит магия деления, а точнее, ввиду того, что данный ЦАП перемножающий, происходит преобразование Vвых = ±Va(1–N) или Vвых = VaVref/(10Vb) с соответствующим знаком.

Кстати, автор статьи - выпускник ЛЭТИ, и видимо в прошлом наш соотечественник. Но вот как-то описанное решение хоть и оригинальное, но кажется мне устаревшим, ведь аналоговое деление, если есть АЦП, сегодня можно осуществить программно и выдать результат через ЦАП с требуемой разрядностью. Ни АЦП, ни ЦАП на 18-24 бит сегодня не редкость. Остаётся вопрос быстродействия (для систем связи описанное решение не подойдёт), точности и разного рода погрешностей, присущих таким вот гибридным цифро-аналоговым схемам. Но вот для людей, проектирующих интегральные микросхемы где-нибудь в Зеленограде, такой пример будет весьма полезен.

К слову, автор так и не рассмотрел источники возникновения ошибок (шумов и прочего) в его схеме, не привёл подробный анализ. Поэтому я предположил, что имеется ввиду абсолютная погрешность, т.к. в этой схеме делителя (с цифровым звеном) на результат влияют только "линейные" величины – сопротивления R и Vref. Единственный сумбур в статье – стоило бы разделить понятие "аналоговый делитель" и то, на что делят (знаменатель). Иначе уже с самого заголовка возникает неопределённость по отношению к термину делитель.

Спасибо Вам большое! Очень доходчиво разъяснили. Теперь понимаю эту схему. И ту, по вашей ссылке, тоже сразу понял.

Цитата:

Сообщение от antonydublin

На базе перемножителей и сумматоров можно реализовать почти любые арифметические функции и строить разнообразные функциональные блоки. На ум приходят делители/умножители частоты, модуляторы/демодуляторы, смесители и прочее.

Но вот задачи для практического применения подобных схем мне на ум почему-то не приходят. Наверное потому, что мозг перестроился думать по-цифровому. Я для решения задач преобразования сигналов, как Вы и сказали, применил бы микроконтроллер, АЦП, ЦАП.

Материал, изложенный в статье, даже с большой натяжкой, трудно признать актуальным с признаками новизны. Ни того, ни другого в нём нет. На этот факт совершенно правильно указал antonydublin в своём превосходном посте. Цитата: Но вот как-то описанное решение хоть и оригинальное, но кажется мне устаревшим.

"Оригинальность" решения заключается в том, что автор пытается предложить для решения задачи повышения точности гибрид аналога и цифры. Но давно известно, что всякий гибрид замечательно сочетает в себе недостатки обеих систем. В данном случае, быстродействие приносится в жертву точности. При этом, погрешности, присущие аналоговым преобразованиям, замечательно перемножаются с погрешностями цифрового преобразования (если речь об абсолютных погрешностях). По этой самой причине подобные решения в технике, практически, не применяются, хотя идея не нова и лежит на поверхности. Но автор об этом скромно умалчивает!?

Что касается области возможного применения подобных решений, то это, по-видимому, реализация алгоритмов в медленно меняющихся процессах с невысоким градиентом, когда потребуется существенное наращивание разрядности ЦАП и АЦП, либо, когда арифметика реализуется в приращениях исходных функций.

Тема явно не диссертабельна.: