|
Специалист
Регистрация: 24.11.2007
Сообщений: 2,820
Репутация: 278
![]() ![]() ![]() |
Цитата:
Магистрант*Института СПИНТех*Никита Дьяченко (ПИН-23М) разработал графическое приложение для программного модуля отображения списка межсоединений с подсветкой синтаксиса и возможностью правки кода в формате Verilog HDL, VHDL, SystemVerilog в рамках масштабной работы по созданию отечественной экосистемы САПР для микроэлектроники. В приложении реализован функционал управления проектами, включающий оформление интерфейсов для создания, открытия, сохранения и организации проектов.
|
||
| Обратная связь РадиоЛоцман Вверх |