Используя два d-триггера, можно запрограммировать ЦАП с последовательным входом, как источник постоянного тока величиной 4 мА.
Микросхему AD5422 16-разрядного ЦАП с последовательным входом компании Analog Devices можно запрограммировать как для работы в режиме источника напряжения, так и для работы в режиме источника тока. Для обмена с ЦАП и получения изменяющегося выходного сигнала, необходимо использовать сериализацию/десериализацию данных (SERDES). Однако, если в конструкции необходим источник постоянного тока величиной 4 мА, можно запрограммировать микросхему, используя 2 d-триггера и протестировать кнопкой S1, обычной механической кнопкой (рис.1).
Рис. 1
Кликните для увеличения
Микросхема AD5422 программируется с использованием 24-разрядного слова, в котором старшие восемь битов формируют адрес управляющего регистра, а младшие 16 битов устанавливают диапазон выходного сигнала ЦАП, шаг преобразования и частоту преобразования (таблица 1*). Программированием 24-разрядного шаблона 0101 ... 01 в AD5422, устанавливается максимальное значение выходного тока, от 4 до 20 мА на токовом выходе (Вывод 19). Данные внутреннего сдвигового регистра AD5422 перемещаются в регистр данных в момент каждого перехода напряжения на выводе защелкивания данных (Вывод 7) от низкого логического уровня к высокому логическому уровню. Микросхема интерпретирует эту переменную последовательность битов, как управляющую команду, после того, как при подаче напряжения питания, кнопка будет нажата и отжата 23 раза. После такой последовательности, сигнал на выводе SCLK может оставаться постоянным (рис.2*).
D-триггер FF1, сконфигурированный как простейший счетчик-делитель на 2, создает необходимую переменную последовательность битов. Вручную нажимая и отпуская кнопку, можно вызвать генерацию сигнала SCLK. Для четкого срабатывания микросхемы, следует использовать устройство подавления дребезга контактов, поскольку схема требует чистого логического сигнала для SCLK с шириной фронта импульса не более нескольких десятков наносекунд. Триггер FF2 работает как асинхронный RS-триггер, который устраняет дребезг сигнала от контактов кнопки.
Для надежной работы схемы, перепад от низкого логического уровня к высокому уровню для сигнала защелкивания данных должен происходить через 13 нс после перепада от низкого логического уровня к высокому уровню сигнала SCLK. Полностью удовлетворить этим требованиям можно используя D-триггеры типа SN74HC74. Выход Q триггера FF1 в IC2 соединяется с входом SDIN IC1. Перепады уровня на входе SDIN должны предварительно устанавливаться и удерживаться 5 нс относительно соответствующего перепада уровня от низкого значения к высокому значению для сигнала SCLK. Напряжение питания 5 В для подтягивающих резисторов на выходе 
микросхемы IC1 (Вывод 3) для IC2 можно получить от высокостабильного источника образцового напряжения 5 В микросхемы AD5422.
При запуске схемы наблюдаются небольшие выбросы тока, при синхронизации в управляющем слове IC1, или в нерабочем состоянии, когда выход с открытым коллектором микросхемы IC1 находится в активном состоянии. К счастью, когда выходной ток (Вывод 19) еще не течет, или в условиях перегрева или чрезмерного значения сопротивления нагрузки, это не вызывает нарушение в стабильности этого тока. В любом случае, внешняя нагрузка на внутренний источник стабильного тока, значение которого не превышает нескольких десятков микроампер, абсолютно безопасна для точности источника стабильного тока.
Присоединяя высокоточный резистор сопротивлением 100 Ом между выводом IOUT и общим проводом, и генерируя 23 импульса синхронизации, можно измерить падение напряжения 0.400xВ на этом резисторе, где x больше или равен 4, подтверждая высокую точность, соответствия выходного тока значению 4 мА. Реальная ошибка полного диапазона микросхемы IC1 существенно ниже гарантируемого в самом плохом случае значения ±0.3% ошибки полного диапазона. Следовательно, необходимо отделять наблюдаемую ошибку тока в 4 мА, со значением, не превышающим 0.1%, от четырех, поскольку текущий диапазон выходного тока составляет значение 20 мА – 4 мА = 16 мА. Общая ошибка полного диапазона ЦАП в этом случае будет меньше 0.1% / 4, или 0.025%. Используя источник постоянного тока, применяя монолитный ЦАП, можно получит высокое разрешение, минимальную чувствительность к температуре, слабую чувствительность к изменениям питающего напряжения и высокую начальную точность. ЦАП с токовым выходом также показывает выходное сопротивление в десятки мегаом.
Данная схема использует S1 для генерации сигнала SCLK только для тестовых целей. Для реального применения, можно использовать произвольный генератор с частотой до 200 кГц. Подтягивающие резисторы на выходе микросхемы IC2 можно запитывать от источника образцового напряжения (Вывод DVCC) микросхемы AD5422.
|
*ТАБЛИЦА 1 Назначение отдельных битов управляющей команды |
|
|
D2D1D0=101 |
Выбор диапазона выходного тока от 4- до 20-мА |
|
D3=0 |
Отключение цепочки операций |
|
D4=1 |
Включение контроля скорости нарастания выходного напряжения |
|
D7 ... D5=101 |
Выбор величины скорости нарастания выходного напряжения в 4 младших бита |
|
D11 ... D8=0101 |
Выбор частоты генератора обновления скорости нарастания выходного напряжения в 69.444 кГц |
|
D12=1 |
Разрешить выходы |
|
D13=0 |
Деактивировать вывод внешнего резистора |
|
D14=1 |
Увеличить выходное напряжение на 10% |
|
D15=0 |
Использовать только потенциальный выход (выход напряжения) |
|
*Пояснения к Рисунку 2 |
|
|
MSB |
Старший значащий бит |
|
LSB |
Младший значащий бит |
|
ADDRESS |
Адрес |
|
SLEW-RATE CLOCK |
Выбор частоты преобразования |
|
SLEW-RATE STEP |
Выбор шага преобразования |
|
OUTPUT-RANGE SELECT |
Установка амплитуды выходного сигнала |
|
NOTE: LSB ENTERS THE INTERNAL |
Замечание: младший бит поступает во внутренний |
