Микроконверторы ADuC84x: удачное сочетание аналоговой периферии с ядром 8052. Часть 1

Журнал РАДИОЛОЦМАН, май 2017

Михаил Русских

Приводятся преимущества интеграции многоразрядных АЦП и ЦАП с микроконтроллерным ядром, рассматривается структура микроконвертора ADuC845, описываются его модули сигма-дельта АЦП, ЦАП и ШИМ с функцией сигма-дельта ЦАП

В большинстве микроконтроллерных приложений, работающих с аналоговыми сигналами, зачастую необходимы достаточно точные АЦП и/или ЦАП с высокой разрешающей способностью. Представленные сегодня на рынке электронных компонентов микроконтроллеры, как правило, имеют встроенные АЦП с разрядностью от 8 до 14 бит и ЦАП с разрядностью от 8 до 10 бит, а в бюджетном сегменте они зачастую вообще не оснащены ЦАП. Но для работы, например, с прецизионными аналоговыми датчиками температуры, давления и веса возможностей такой периферии может не хватить.

В подобных случаях большинство разработчиков используют внешние АЦП последовательного приближения или сигма-дельта АЦП, которые характеризуются высокой разрядностью по сравнению с АЦП других типов. Но это приводит к удорожанию конечного продукта и возможному увеличению его размеров из-за площади, занимаемой дополнительными компонентами на печатной плате. Для того чтобы избежать таких проблем и сделать устройство сравнительно недорогим и компактным, не жертвуя при этом его функциональностью, можно использовать специализированные микроконтроллеры серии ADuC84x, выпускаемые компанией Analog Devices, которые из-за акцента на интегрированных в них преобразователях аналоговых сигналов также именуются микроконверторами.

Хотя устройства серии ADuC84x присутствуют на рынке довольно давно, они остаются хорошо известными лишь относительно небольшому количеству профессиональных разработчиков. Тем не менее, их использование стоит рассмотреть всем, кто в своих проектах применяет аналогово-цифровое и цифро-аналоговое преобразование, желает иметь простое в программировании и отладке устройство, а также хочет сэкономить на компонентах. Так, замена аналоговой периферией в составе микроконвертора внешних АЦП и ЦАП со схожими характеристиками может быть экономически оправдана. Например, ADuC845 стоимостью от $9.31 может заменить два АЦП AD7718 стоимостью от $5.46 каждый и один ЦАП AD5321 стоимостью от $3.29 (все цены указаны при покупке от 1000 штук). Таким образом, набор стоимостью $14.21 заменяется одним интегрированным решением ценой $9.31, которое, ко всему прочему, имеет процессорное ядро и большое количество дополнительных функций и возможностей.

Микроконверторы ADuC84x основаны на ядре 8052, способном выполнять одну инструкцию за один такт, а не за 12 тактов, как было в более ранних семействах ADuC8xx. Поэтому, правильно настроив встроенную систему фазовой автоподстройки частоты (ФАПЧ), при синхронизации от кварцевого резонатора 32.768 кГц можно добиться максимальной производительности 12.58 MIPS (млн инструкций в секунду). Этого вполне достаточно для приложений, на которые рассчитаны данные микроконтроллеры. К таким приложениям можно отнести, например, системы сбора данных с датчиков и портативные измерительные приборы, в том числе и приборы с батарейным питанием, поскольку в режиме глубокого сна эти микроконвероры могут потреблять не более 20 мкА. Но ядро здесь не является основным элементом, дающим преимущества при выборе среди широкого разнообразия микроконтроллеров, представленных сегодня на рынке. Главной особенностью в устройствах ADuC является аналоговая периферия, в первую очередь АЦП, а также ЦАП. В данной статье будет рассмотрен микроконтроллер ADuC845 как наиболее функциональный среди устройств семейства ADuC8xx.

На Рисунке 1 показана упрощенная блок-схема ADuC845, глядя на которую, можно сказать, что данное устройство представляет собой скорее не микроконтроллер, а высокоинтегрированную систему сбора и предварительной обработки аналоговых данных, которая в зарубежной литературе обычно называется Analog Front-End или AFE. Действительно, одной из главных особенностей ADuC845 является наличие двух независимых 24-разрядных сигма-дельта АЦП, чем вряд ли могут похвастаться современные микроконтроллеры. Один сигма-дельта АЦП здесь является основным и имеет входную цепь, содержащую конфигурируемый буфер и усилитель с программируемым коэффициентом усиления, что позволяет непосредственно считывать сигналы с датчиков, не применяя внешних схем согласования. На второй (дополнительный) АЦП сигналы подаются напрямую, поэтому его рекомендуется использовать для менее важных задач. Например, с его помощью можно считывать показания встроенного датчика температуры. Всего ADuC845 может иметь 10 каналов ввода аналоговых сигналов в версии с 56-выводным корпусом LFCSP или 8 каналов с 52-выводным корпусом MQFP. Эти каналы с помощью мультиплексора можно подключать как к основному, так и к дополнительному АЦП.

Рисунок 1.	Блок-схема микроконвертора ADuC845.

Каналы измеряют напряжение относительно общей точки AINCOM, либо, при их попарном объединении (например, AIN1-AIN2, AIN3-AIN4 и т.д.), дифференциально. Это позволяет измерять биполярные сигналы в диапазонах ±20 мВ, ±40 мВ, ±80 мВ, ±160 мВ, ±320 мВ, ±640 мВ, ±1.28 В и ±2.56 В при опорном напряжении 2.5 В. Здесь нужно пояснить, что устройство не будет работать с напряжением, которое меньше нулевого потенциала аналоговой части AGND. Биполярный режим в данном случае предполагает, что сигнал поступает на нечетный канал AIN(+), например, AIN1, AIN3 и т.д., и его считывание происходит относительно четного канала AIN(–), то есть AIN2, AIN4 и т.д. Иными словами, если напряжение на AIN2 составляет 2.5 В, и настроен биполярный режим с диапазоном ±1.28 В, то диапазон измеряемых напряжений на входе AIN1 составит от 1.22 В до 3.78 В относительно AGND.

Сигнал основного АЦП после мультиплексора поступает на внутренний буфер, который позволяет устройству работать напрямую с источниками сигналов, имеющими существенный выходной импеданс, а также при необходимости подключать непосредственно к входам RC-фильтры для дополнительного подавления шумов. Если же буфер будет отключен, то входные каналы будут создавать значительную динамическую нагрузку на источник, и в этом случае без использования внешних схем согласования источники сигналов и RC-фильтры будут вносить существенные ошибки в результаты измерений. Вслед за буфером идет программируемый усилитель, который может быть настроен на один из восьми диапазонов измерения как в однополярном (от 0 … 20 мВ до 0 … 2.56 В), так и в биполярном режиме (от ±20 мВ до ±2.56 В).

После усилителя основного АЦП, или сразу после мультиплексора, если речь идет о дополнительном АЦП, сигнал попадает на вход сигма-дельта модулятора, который состоит из дифференциального усилителя, интегратора, компаратора и ЦАП. Структурная схема модулятора показана на Рисунке 2. Модулятор представляет собой систему с обратной связью, стремящуюся минимизировать сигнал на выходе дифференциального усилителя. В итоге на выходе компаратора будет присутствовать последовательность логических единиц и нулей, и скважность которой будет выражать входной аналоговый сигнал модулятора.

Рисунок 2.	Структурная схема сигма-дельта модулятора.

С выхода модулятора эта последовательность поступает на вход цифрового фильтра нижних частот типа (sin(x)/x)3, который также именуется фильтром Sinc3. Данный фильтр необходим для получения конечного цифрового кода и устранения шума квантования, поскольку частота модуляции многократно превышает полосу частот сигнала на входе модулятора, и в связи с этим требуется ограничение полосы выходного сигнала до значения, которое должно быть существенно меньше половины частоты модуляции. Поскольку спектральная полоса шума квантования находится выше точки половины частоты модуляции, этот фильтр отлично справляется с подавлением такого шума.

Сигнальная цепь АЦП может работать в двух выбираемых пользователем режимах: с автоматическим чередованием входов и без него. Структурные схемы сигнальной цепи для обоих режимов представлены на Рисунке 3.

Рисунок 3.	Структурные схемы сигнальной цепи с чередованием (а) и без чередованиея (б).

Режим чередования устанавливается по умолчанию и позволяет уменьшить ошибки смещения и шумы. В этом режиме частота обновления выходного сигнала лежит в диапазоне от 5.35 Гц до 105 Гц. При этом входные дифференциальные линии АЦП попеременно меняются местами. В результате этого на выходе фильтра Sinc3 будут формироваться цифровые слова, имеющие составляющие положительного и отрицательного смещения. Поэтому после фильтра добавляется суммирующий каскад, позволяющий избавиться от этих составляющих. Он суммирует каждое текущее слово с предыдущим и выполняет их усреднение, а полученное итоговое значение записывается в регистр выходных данных АЦП. Коэффициент децимации цифрового фильтра задается 8-разрядным регистром SF, значение которого в режиме чередования составляет от 13 (частота обновления выходного сигнала 105 Гц) до 255 (частота обновления 5.35 Гц). Значение 13 в данном режиме является минимальным, и при любых попытках записать в SF меньшее число в этот регистр будет записано 13. По умолчанию значение SF равно 69. Действительный коэффициент децимации в восемь раз больше коэффициента, определяемого регистром SF. В итоге частота преобразования АЦП определится по Формуле (1).

(1)

Здесь F_MOD представляет собой частоту выборки модулятора, равную 32.768 кГц.

Помимо этого на Рисунке 3а также представлены частота входного сигнала F_IN и частота чередования дифференциального канала АЦП F_CHOP, которая равна половине частоты преобразования АЦП, то есть определяется Формулой (2).

(2)

Также на этом рисунке показано, что выходной сигнал цифрового фильтра Sinc3 содержит паразитные составляющие смещения +V_OS и –V_OS. Эти составляющие устраняются за счет усреднения, то есть деления суммы текущего и предыдущего цифровых слов на 2. Это значит, что время установления сигнала при перенастройке АЦП, например, при изменении канала, будет в два раза больше стандартного времени преобразования АЦП, как показано в Формуле (3). То есть, для получения результата после изменения канала необходимо будет затратить два цикла преобразования.

(3)

В режиме без чередования не обеспечивается высокое качество сигнала с минимизацией ошибок смещения и дрейфа, но зато пропускная способность каналов выше, чем в режиме с чередованием. При этом частота обновления выходного сигнала лежит в диапазоне от 16.06 Гц до 1.365 кГц, что соответствует диапазону значений регистра SF от 255 до 3. Поскольку в данном режиме устранение дрейфа не предполагается, то для минимизации ошибок необходимо использовать внешние компенсационные средства. Сигнальная цепь в этом случае, как показано на Рисунке 3б, состоит из мультиплексора, буфера, усилителя с программируемым коэффициентом, сигма-дельта модулятора и цифрового фильтра. Здесь поток битов с выхода модулятора поступает непосредственно на вход цифрового фильтра Sinc3. Частота преобразования АЦП в этом режиме определится по Формуле (4).

(4)

Время установления сигнала при перенастройке АЦП в режиме без чередования согласно Формуле (5) будет в три раза больше стандартного времени преобразования АЦП. Это в полтора раза больше, чем в случае с чередованием, но поскольку пропускная способность АЦП в режиме без чередования в три раза больше, чем с ним, все равно время t_SETTLE установления выходного сигнала в данном случае будет меньше.

(5)

Для создания системы, имеющей широкие возможности взаимодействия с аналоговыми устройствами, в составе ADuC845 имеется полнофункциональный ЦАП разрядностью 12 бит, состоящий из цепочки коммутируемых резисторов и выходного буфера (Рисунок 4). К преимуществам такой архитектуры можно отнести гарантированную монотонность и отличную дифференциальную линейность. Также разработчик может настроить этот ЦАП на работу в 8-битном режиме; при этом используется только младший регистр выходных данных, в который записываются восемь старших битов, а четыре младших обнуляются. Этот режим может быть полезен, когда важна скорость работы, а не точность, поскольку в 12-битном режиме изменение выходного сигнала происходит только после модификации младшего регистра выходных данных, но при этом сначала должен быть изменен старший регистр.

Как показано на Рисунке 4, в качестве верхней границы выходного сигнала программно может быть выбрано либо напряжение питания аналоговой части AV_DD, либо опорное напряжение внутреннего источника V_REF (2.5 В). Усилитель выходного буфера имеет rail-to-rail выход. Это значит, что разница между пиковыми уровнями выходного сигнала и напряжениями шин питания может быть не более 100 мВ. Помимо этого линейность выходного сигнала ЦАП гарантируется практически во всем диапазоне, за исключением кодового промежутка от 0 до 48 бит при опорном напряжении V_REF и кодовых промежутков от 0 до 100 бит и от 3950 до 4095 бит при опорном напряжении AV_DD.

Рисунок 4.	Схематичное представление 12-разрядного ЦАП в составе ADuC845.

Также следует отметить, что к выходу ЦАП рекомендуется подключать нагрузку с сопротивлением не менее 10 кОм и емкостью не более 100 пФ. В противном случае выдаваемого модулем тока может быть недостаточно, и тогда нужно будет предусмотреть внешний буфер на операционном усилителе.

Помимо 12-разрядного модуля ЦАП для формирования аналогового сигнала при наличии соответствующего внешнего буфера можно задействовать модуль ШИМ, имеющий шесть рабочих режимов помимо нулевого и седьмого, в которых данный модуль отключен, и линии P2.5 и P2.6 не используются для генерации импульсов. Кратко рассмотрим принцип работы модуля ШИМ в этих режимах. В режиме 1 модуль формирует на линии P2.5 стандартный 16-разрядный сигнал ШИМ с программно изменяемым периодом и длительностью импульса. В режиме 2 реализуется 8-разрядный спаренный выход ШИМ, при котором период для обоих сигналов, присутствующих на линиях P2.5 и P2.6, задается одним регистром, который может принимать любое значение от 0 до 255. При этом фронт одного импульса может быть сдвинут по фазе относительно фронта другого импульса на программно заданную величину. В режиме 3 счетчик модуля ШИМ имеет фиксированное конечное значение 65536, в связи с чем на линиях P2.5 и P2.6 генерируются 16-разрядные сигналы ШИМ с одинаковым периодом, а также с одинаковым временем формирования фронтов сигналов, которое соответствует началу отсчета счетчика модуля ШИМ. При этом скважности обоих сигналов регулируются независимо. В режиме 5 можно получить два независимых 8-разрядных сигнала ШИМ, имеющих разные периоды и скважности.

Перечисленные режимы хорошо подходят для стандартных задач с использованием ШИМ, например, для управления двигателями посредством коммутации силовых транзисторов. Но наиболее интересными режимами в плане дальнейшего получения аналогового сигнала являются четвертый и шестой. В режиме 4 выходной сигнал модуля ШИМ похож на сигнал, который способен формировать модулятор сигма-дельта ЦАП. Как правило, этот режим используется при максимальной тактовой частоте 12.58 МГц. Состояния выходов P2.5 и P2.6 обновляются каждый цикл, то есть в случае работы с частотой 12.58 МГц каждые 80 нс. При этом в течение 65536 циклов состояние линии P2.5 становится равным логической единице столько раз, сколько определено в регистровой паре PWM0H/L, а логический ноль будет присутствовать на линии (65536 – PWM0H/L) раз. Для линии P2.6 справедливо то же самое, за исключением того, что здесь используется регистровая пара PWM1H/L. На Рисунке 5 показан принцип работы модуля ШИМ в режиме 4.

Рисунок 5.	Принцип работы модуля ШИМ в режиме 16-разрядного сигма-дельта ЦАП (режим 4).

Режим 6 по принципу формирования выходного сигнала в основном схож с режимом 4, за исключением того, что здесь реализовано кодирование с возвратом к нулю, то есть в данном случае единице соответствует импульс напряжения продолжительностью в половину времени передачи одного бита данных. Это гарантирует, что любое отклонение во времени нарастания или спада сигнала не будет влиять на интегральную нелинейность сигма-дельта ЦАП.

Таким образом, микроконвертор ADuC845 обладает широкими возможностями работы с аналоговыми сигналами и экономически эффективен при замене набора внешних АЦП и ЦАП. Помимо этого, с данным устройством довольно просто работать, что будет показано в следующей части.

Материалы по теме

Окончание