Дробная логика

Рассмотрены принципы построения элементов дробной логики, основанной на дозированном суммировании и обработке сигналов от n источников сигналов обычной бинарной логики. Приведены схемотехнические решения и примеры построения базовых элементов дробной логики. Показаны преимущества и универсальность практического использования этих элементов, в том числе в качестве элементов троичной логики.

Логические элементы, являющиеся фундаментом современной цифровой техники, базируются на использовании булевой логики [1–5]. В 1854 г. английский математик, философ и логик Джордж Буль (George Boole, 1815–1864) в своем труде «Исследование законов мышления, на которых основаны математические теории логики и вероятностей» впервые предложил исследовать логические высказывания математическими методами. Такими логическими высказываниями изначально были два взаимоисключающие понятия как «Истина» и «Ложь», позже трансформированные в математических и технических приложениях в условные значения 1 или 0 («Логическая 1» и «Логический 0»).

В 1938 г. американский инженер, криптоаналитик и математик Клод Элвуд Шеннон (Claude Elwood Shannon, 1916–2001) в статье «Символический анализ релейных и переключательных схем» впервые применил на практике алгебру логики Буля для описания работы релейно-контактных и электронно-ламповых схем.

С началом использования в электронной технике логических операций булевой логики «Инверсия», «Конъюнкция», «Дизъюнкция» и многих других появились на свет такие логические элементы, как НЕ, И, ИЛИ и др.

Обычное логическое устройство, если его представить «черным ящиком», предназначено для обработки сигналов, имеющих уровень логической единицы или логического нуля. На входы таких логических элементов подаются сигналы уровня «лог. 1» и/или «лог. 0»; на выходах формируются сигналы в соответствии с таблицами истинности данных элементов.

Дробная логика, если представить ее подобным образом, полностью совместима с традиционной и выдает сигналы определенных логических уровней при подаче на ее входы сигналов уровня «лог. 1» и/или «лог. 0». Отличие дробный логики от обычной заключается в том, что внутри логического элемента происходит преобразование входных сигналов уровня «лог. 1» в сигналы уровня «лог. 1/n», где n – количество входов логического элемента от 1 до 4 или более, например, «лог. 1/2», «лог. 1/3», «лог. 1/4» и т.д. Сумма весов всех этих сигналов равна единице:

На выходе логического элемента формируется привычный сигнал уровня «лог. 1» или «лог. 0».

Рассмотрим принцип работы дробный логики. Структурная схема логического элемента дробной логики представлена на Рисунке 1. Такой логический элемент состоит из совокупности входных резисторов числителя, резистора знаменателя, порогового элемента и выходного каскада, обеспечивающего на своем выходе в зависимости от потребностей пользователя инвертированный или неинвертированный сигнал.

Рисунок 1.	Структурная схема построения элементов дробной логики.

Входной резистивный делитель состоит из резисторов числителя R_ЧИСЛ и резистора знаменателя R_ЗНАМ. Сопротивление резисторов числителя R_ЧИСЛ = Rn, количество которых соответствует количеству входов n логического элемента, и сопротивление резистора знаменателя R_ЗНАМ, Рисунок 2, соотносятся между собой как R1 = R2 =… = Rn = R_ЧИСЛ >> R_ЗНАМ.

Рисунок 2.	Входные цепи элементов «И» и «ИЛИ».

При выполнении этого условия сложение входных токов происходит аддитивно на резисторе знаменателя R_ЗНАМ таким образом, чтобы сумма всех этих токов I_i, умноженная на значение сопротивления R_ЗНАМ, превышала напряжение переключения порогового элемента U_ПОРОГ:

Очевидно, что для двухвходового элемента переключение порогового элемента должно происходить при подаче сигналов уровня «лог. 1» на два его входа, и ни при каких условиях не происходить при подаче сигнала такого уровня на один его вход.

Соответственно, для трехвходового логического элемента переключение должно происходить при подаче сигналов на 3 его входа, но никак не на 2, и т.д.

Исходя из этих предпосылок несложно показать, каким образом можно учесть эти требования при выборе значения сопротивления R_ЗНАМ. В расчетах полагаем, что входные цепи порогового элемента не шунтируют резистор R_ЗНАМ.

Расчеты при n = 1 справедливы для Инвертеров, Повторителей, а также элементов ИЛИ и ИЛИ-НЕ с любым количеством входов.

Расчеты при n > 1 справедливы для логических элементов И, И-НЕ, а также элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ.

Предельное отклонение входных напряжений ±ΔU_ВХ относительно U_ВХ, при которых возможна работа элементов дробной логики, имеющих n входов (n > 1), можно определить как:

В Таблице 1 приведен пример расчета сопротивлений резисторов знаменателя для резистивного делителя элементов дробной логики при числе входов от 1 до 4 при заданных значениях сопротивления числителя, а также входного и порогового напряжений.

Поскольку верхние границы значений допустимых входных напряжений превосходят номинальное расчетное значение 10 В, рабочий диапазон входных напряжений для 2- и 3-входовых элементов может быть смещен в меньшую сторону на 1…1.3 В за счет увеличения сопротивлений R_ЗНАМ примерно на 10%.

Как следует из приведенных формул, для увеличения входного сопротивления логического элемента достаточно в равной пропорции увеличить значения сопротивлений резисторов числителя и знаменателя.

Рассмотрим, как выглядят входные цепи логических элементов дробный логики различного назначения, Рисунки 2–4.

Внешне входные цепи элементов И (AND) и ИЛИ (OR), Рисунок 2, совершенно не отличаются. Отличаются эти элементы величинами сопротивлений R_ЗНАМ, см. Таблицу 1 и расчетные формулы.

Работа логического элемента И обеспечивается суммированием токов на резисторе-знаменателе. Достижение или превышение порогового напряжения переключения происходит только в том случае, если на все входы одновременно будут поданы сигналы уровня «лог. 1», чему будет соответствовать появление напряжения на резисторе-знаменателе, превышающее порог переключения логического элемента. Выбор значения сопротивления R_ЗНАМ элемента И определяется количеством входов логического элемента, см. Таблицу 1.

Таблица 1.	Расчетно-экспериментальные значения сопротивления резистора-знаменателя RЗНАМ и диапазона допустимых входных напряжений при UВХ = 10 В, UПОР = 100 мВ, Rn = 10 кОм при различном числе входов n
n RЗНАМ, Ом UВХ, В 1 202 > 5.0 В (10 В – 50.0%) 2 75.8 6.7…10.3 В (10 В ± 33.3%) 3 42.1 8.0…12.0 В (10 В ± 20.0%) 4 29.5 8.6…11.4 В (10 В ± 14.3%)

Для логического элемента ИЛИ при подаче управляющего напряжения на любой из его входов значение падения напряжения на резисторе R_ЗНАМ будет заведомо превышать порог переключения порогового элемента. Количество входных резисторов логического элемента ИЛИ ограничения не имеет.

На Рисунке 2 во входных цепях показаны дополнительные диоды, назначение которых заключается в том, чтобы при подключении входа (входов) логического элемента к общей шине не происходило шунтирование резистора R_ЗНАМ. Падение напряжения на этих диодах следует учитывать в расчетных формулах. Впрочем, использование этих диодов не представляется целесообразным, поскольку в силу того, что R_ЧИСЛ >> R_ЗНАМ, см. также Таблицу 1, величина сопротивления R_ЗНАМ для, например, элемента 4И при трех соединенных с общим проводом входах изменится не более чем на 1%.

Работа логического элемента дробной логики ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR) как и ранее определяется исключительно входными цепями. На Рисунке 3 показан вариант построения выходной цепи двухвходового логического элемента Исключающее ИЛИ.

Рисунок 3.	Варианты выполнения входного каскада для элемента «2Исключающее ИЛИ».

Переключение порогового устройства в соответствии с логикой работы логического элемента XOR будет происходить только в том случае, если сигнал уровня логической единицы, Рисунок 3 и 4, будет подан только на один из входов логического элемента. Из Рисунка 3 и 4 следует, что при появлении сигнала на одном из входов логического элемента сигнал на другом его входе (входах) будет блокирован транзисторными ключами. Значения суммы сопротивлений резисторов R1 + R2 = R3 + R4 = R5 + R6, Рисунки 3 и 4, должны соответствовать значениям сопротивлений Rn.

Рисунок 4.	Входной каскад для элемента «3Исключающее ИЛИ».

Кратным смещением уровня переключения порогового элемента можно организовать работу логических элементов типа «Логический порог 2», «Логический порог 3» и им подобных.

Рисунок 5.	Пороговый элемент на основе биполярного транзистора и универсальный выходной каскад – «Инвертор»/«Повторитель».

Перейдем к описанию работы порогового элемента и, одновременно, выходного каскада, Рисунки 5 и 6. Пороговый элемент – достаточно ответственный узел логического элемента дробной логики, обеспечивающий безошибочность его работы. В простейшем случае в качестве такового элемента может быть использован транзистор, Рисунок 5. На Рисунке 5 использован пороговый элемент-переключатель, выполненный на биполярном транзисторе и имеющий порог переключения около 0.7 В. Поскольку n-p переход эмиттер-база транзистора шунтирует резистор R_ЗНАМ, при расчете значения сопротивления этого резистора следует учитывать шунтирующее действие n-p перехода.

Рисунок 6.	Регулируемый пороговый элемент на основе компаратора в сочетании с универсальным выходным каскадом.

В качестве порогового элемента может быть использован и иной бистабильный элемент, например, лямбда-транзистор, туннельный диод, триггер Шмитта, компаратор и т.д.

Для обеспечения четкого переключения порогового элемента оптимально использовать компараторы, Рисунок 6, входные цепи которого не шунтируют резистор R_ЗНАМ. Дополнительным преимуществом компараторов является то, что они позволяют плавно или ступенчато менять порог переключения, что существенно расширяет функциональные возможности логических элементов дробной логики.

Напряжение питания логических элементов пороговой логики некритично и может находиться в пределах от 4 до 15 В и выше.

Входной резистивный делитель логического элемента может иметь одновременно набор входов, отвечающих построению логических элементов типа И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и т.д., Рисунок 7, причём назначение элемента будет определяться совокупностью задействованных входов и величиной сопротивления R_ЗНАМ.

Рисунок 7.	Элемент дробной логики универсального назначения со сменными или едиными входными цепями.

Входные резисторы могут быть выполнены в виде типовой внешней резистивной матрицы, подключаемой к унифицированному пороговому элементу двумя проводниками и отличающейся величиной сопротивления R_ЗНАМ. Таким образом, основная, активная часть логического элемента дробной логики может быть выполнена в виде единого автономного узла, имеющего вход, выход и выводы питания.

Особо стоит отметить возможность использования логических элементов дробной логики в качестве элементов троичной логики, оперирующей сигналами трех логических уровней: «лог. 1», «лог. 0», «лог. –1». Входные цепи элементов дробной логики позволяют суммировать или вычитать токи (напряжения) на резисторе R_ЗНАМ.

Рисунок 8.	Унифицированный вариант построения элемента дробной логики универсального назначения с использованием средств оптоэлектроники.

Привлекательно просто выглядит логический элемент дробной логики в оптоэлектронном исполнении, Рисунок 8. Он представляет собой заурядный оптоэлектронный ключ, выполняющий по необходимости функции Повторителя или Инвертора, а при подключении внешней резистивной или резистивно-транзисторной матрицы, Рисунок 7, приобретающий свойства логического элемента И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и т.д.

Стоит отметить достоинства логических элементов дробной логики:

1. Совместимость с логическими элементами предшествующих поколений.
2. Возможность создания и использования приоритетных входов, вес логических сигналов которых в два, три и более раз, например, 2/3; 3/4, превышает вес логических сигналов на обычных входах (1/3 и 1/4, соответственно). Это позволит ранжировать входные сигналы по степени их значимости.
3. Логические элементы дробной логики полностью пригодны для работы с сигналами троичной логики, логические уровни сигналов которых имеет значения –1; 0; +1.

Неоспоримые преимущества логических элементов дробной логики перед логическими элементами традиционного построения – экономия десятков и сотен транзисторов, возможность создания любого логического элемента путем простейшей модификации входных резистивных цепей, возможность программного изменения назначения логического элемента непосредственно в процессе работы электронного устройства.

Литература

1. Владимиров Д.А. Булевы алгебры. – М.: Наука, 1969. – 320 с.
2. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства. – СПб.: Политехника, 1996. – 885 с.
3. Шустов М.А. Цифровая схемотехника. Основы построения. – СПб.: Наука и Техника, 2018. – 320 с.
4. Шустов М.А. Цифровая схемотехника. Практика применения. – СПб.: Наука и Техника, 2018. – 432 с.
5. Шустов М.А. История электричества. – Москва; Берлин: Директ-Медиа, 2019. – 567 с.