В статье мы рассмотрим характеристики и устройство дешевого и простого многоканального логического анализатора для радиолюбителей и полупрофессионалов. Аппаратная часть прибора представляет собой модуль, который подключается к персональному компьютеру или ноутбуку. Посредством программного приложения, установленного на компьютере, осуществляется все управление прибором и визуализация передаваемых данных.
Основные характеристики прибора:
- до 32 входных каналов;
- память 128 КБайт на каждый канал;
- частота дискретизации до 100 МГц;
- вход внешнего тактирования;
- все входы совместимы с 3.3 В и 5 В логикой;
- настраиваемый размер буфера предвыборки/поствыборки кратный 8 КБайт;
- 16 битный генератор внутренней синхронизации;
- несколько режимов внутренней синхронизации;
- программируемая задержка синхронизации;
- программируемый счетчик событий синхронизации;
- вход внешней синхронизации;
- коммуникация с ПК по LPT (EPP режим) или USB интерфейсу;
- несколько версий приложений для ПК под различные операционные системы.
Основным элементом логического анализатора является ПЛИС XC95288XL, производства компании Xilinx, которая и выполняет все основные функции. Принципиальная схема прибора изображена на Рисунке 1.
 |
|
| Рисунок 1. | Принципиальная схема многоканального логического анализатора (версия 1.1) |
В качестве источника тактовой частоты для ПЛИС используется осциллятор IC4 (IC6), позаимствованный со старой материнской платы компьютера. Несмотря на то, что осциллятор рассчитан на работу при напряжении 5 В, проблем в работе прибора при питании его напряжением 3.3 В выявлено не было.
Для хранения выборок используется внешнее быстродействующее ОЗУ – микросхема AS7C33128.
Для питания прибора используется внешний источник с выходным напряжением до 15 В. ПЛИС и ОЗУ имеют напряжение питания 3.3 В, поэтому установлен регулятор напряжения 3.3 В серии LD1117DT33.
Коннектор параллельного порта K7 размещен на плате логического анализатора и подключен непосредственно к ПЛИС. Печатная плата логического анализатора двухсторонняя, используются компоненты для поверхностного монтажа и обычные компоненты с выводами. Вид печатной платы показан на Рисунке 2.
 |
|
| Рисунок 2. | Вид печатной платы логического анализатора (версия 1.1) |
Замечание. Вместо вывода 40 (Vss) микросхемы SRAM к «земле» подключен вывод 39 этой микросхемы. Решение: соединить на печатной плате вывод 39 и 40 вместе (вывод 39 не используется в микросхеме SRAM).
Для подключения к персональному компьютеру по интерфейсу USB необходимо использовать специальный адаптер, схема которого изображена на Рисунке 3.
 |
|
| Рисунок 3. | Принципиальная схема адаптера USB интерфейса для логического анализатора (версия A 1.1) |
Адаптер USB интерфейса для логического анализатора собран на микросхеме серии FT2232C производства компании FTDI. Данная микросхема объединяет в себе функциональность двух отдельных микросхем FT232BM и FT245BM. Она имеет два канала ввода/вывода, которые конфигурируются отдельно. Основные моменты конфигурации FT2232C для применения в составе прибора – это питание от USB интерфейса и режим эмуляции шины микроконтроллера (MCU Host Bus Emulation mode). Этот режим конвертируется в протокол EPP посредством мультиплексора IC3 74HCT4053D. Так как непосредственное декодирование сигналов /DST, /AST и RD/WR может вызывать конфликты таймингов, используется дополнительный сигнал A8, который используется в качестве сигнала RD/WR (чтение/запись) в периоды передачи данных по EPP протоколу.
Коннектор JTAG (CON2) используется для конфигурирования ПЛИС – это для будущих разработок, на текущий момент данный интерфейс не используется.
Микросхема EEPROM серии 93LC56 (IC2) хранит конфигурационные данные для микросхемы FT2232C и является обязательным элементом для правильного функционирования программируемого интерфейса. Для программирования данной микросхемы используется утилита FT_Prog (ранее она имела название MProg). Данная утилита и драйвера FT2232C доступны для скачивания на сайте компании FTDI.
Печатная плата адаптера разработана односторонней, что упрощает ее изготовление.
 |
|
| Рисунок 4. | Вид рисунка печатной платы адаптера USB интерфейса (версия A1.1). |
Существует также версия B 1.0 адаптера USB интерфейса (Рисунок 5). Данная версия отличается отсутствием коннектора JTAG и печатной платой, которая выполнена с учетом встраивания ее в корпус коннктора CANNON 25. Внешний вид собранных адаптеров а Рисунке 6.
 |
 |
|
| Рисунок 5. | Схема и печатная плата адаптера USB интерфейса для логического анализатора (версия B 1.0). |
  |
|
| a) | b) |
| Рисунок 6. | Внешний вид адаптера USB интерфейса версия A 1.1 (а) и версия B 1.0 (b) |
Также имеется еще одна версия схемы логического анализатора (Рисунок 7), в которую уже интегрированы интерфейсы USB и LPT. Автором этого варианта является Bob Grieb и при разработке схемы использовалась среда TinyCAD, печатная плата для него разрабатывалась в редакторе FreePCB.
 |
|
| Рисунок 7. | Принципиальная схема второго варианта логического анализатора с интегрированным коммуникацонным интерфейсом USB и LPT (версия Bob Grieb) |
Часть 2 – Прошивка ПЛИС, программное обеспечение для ПК
Загрузки
Проект (схема, печатная плата) логического анализатора (версия 1.1) – скачать
Проект Bob Grieb (схема, печатная плата) - скачать
Проект адаптера USB интерфейса (версия A 1.1) – скачать
Проект адаптера USB интерфейса (версия B 1.0) – скачать
