Silicon Labs выпускает микросхему источника синхронизации сетей с низким джиттером

Новая микросхема Si5348 позволит расширить использование стандартов синхронизации SyncE и IEEE 1588 в инфраструктуре Интернет

Silicon Labs представила бюджетную схему синхронизации для сетей с коммутацией пакетов с лучшими в отрасли характеристиками. В высокоинтегрированой, отвечающей всем стандартам микросхеме Si5348 сочетаются лучшее в своем классе значение джиттера и низкое энергопотребление. Устройство позволяет разработчикам создавать «деревья синхронизации» на кристалле для синхронного Ethernet (SyncE), IEEE 1588v2 и систем преобразования частоты общего назначения, используемых в инфраструктуре беспроводных и телекоммуникационных приложений, широкополосных сетей (таких как G.fast и PON), а также центров обработки данных.

SyncE и IEEE 1588 становятся все более популярными стандартами для передачи сигналов синхронизации по сетям с коммутацией пакетов. По мере распространения этих технологий, разработчики сетевого оборудования предъявляют все более строгие требования к гибкости и рентабельности систем синхронизации, легко интегрируемых в существующие архитектуры аппаратных средств. Традиционные схемы синхронизации сетей основаны на унаследованной от старых микросхем жесткой архитектуре Stratum 3, не оптимизированной по габаритам, энергопотреблению и характеристикам.

По сравнению с традиционными синхронизаторами, решения, использующие Si5348, будут на 50% компактнее и на 35% энергоэффективнее, а уровень джиттера будет на 80% ниже. Эти преимущества позволят разработчикам упростить создание схем синхронизации пакетных сетей, не ухудшая характеристики системного уровня. В основе архитектуры Si5348 лежит проверенная технология цифровой ФАПЧ (DSPLL) четвертого поколения, обеспечивающая лучшие в своем классе значения джиттера в устройствах, полностью совместимых со стандартами IEEE 1588, SyncE и Stratum 3, позволяя использовать микросхему в платах синхронизации и сетевых платах различных архитектур. Дополнительное удобство системной интеграции обеспечивает предусмотренное разработчиками Si5348 простое взаимодействие с программным обеспечением IEEE 1588, выполняемом на внешнем хост-процессоре.

В приложениях синхронизации сетей с коммутацией пакетов высокая стабильность генераторов играет ключевую роль в обеспечении общих характеристик сети с точки зрения частоты, времени и фазовой точности. Нередко выбор типа генератора – TCXO (термокомпенсированный кварцевый генератор) или OCXO (термостатированный кварцевый генератор) диктуется самой топологией сети. Si5348 поддерживает универсальный порт опорного сигнала, позволяя использовать TCXO и OCXO с любой выходной частотой.

Цены и доступность

В настоящее время единичные образцы и промышленные партии микросхем Si5348 доступны в корпусе QFN с размерами 9 × 9 мм. В зависимости от частоты выходного сигнала микросхемы стоят от $10.00 до $12.00 за штуку при объемах партий 10,000 приборов. Демонстрационная плата Si5348-EVB, которую можно приобрести за $399, позволяет разработчикам менее чем за пять минут быстро перейти от конфигурирования устройства к подробному анализу его характеристик и составлению спецификации для заказа. Программное обеспечение ClockBuilder Pro, предназначенное для простой настройки и оценки Si5348, можно загрузить с веб-сайта Silicon Labs.

Демонстрационная плата Si5348-EVB.

Основные особенности микросхем

• Три независимые схемы DSPLL в одной монолитной микросхеме для гибкой поддержки архитектур SyncE/IEEE 1588 и SETS
• Соответствует рекомендациям стандартов:
  • ITU-T G.8273.2 T-BC
  • ITU-T G.8262 (SyncE) EEC Options 1 & 2
  • ITU-T G.812 Type III, IV
  • ITU-T G.813 Option 1
  • Telcordia GR-1244, GR-253 (Stratum-3/3E)
• Каждая DSPLL способна генерировать любую выходную частоту из входного сигнала любой частоты
• Диапазон входных частот:
  • Внешний кварцевый резонатор: 48 … 54 МГц
  • Источник опорной частоты: 5 … 250 МГц
  • Дифференциальный тактовый сигнал: 8 кГц … 750 МГц
  • Тактовый сигнал LVCMOS: 8 кГц … 250 МГц
• Диапазон выходных частот:
  • Дифференциальный выход: до 712.5 МГц
  • Выход LVCMOS: до 250 МГц
• Генераторы для каждой DSPLL, перестраиваемые программно или через выводы с типовым разрешением 1 ppt/шаг
• Отличные характеристики джиттера: типовое значение 120 фс (в полосе частот 12 кГц … 20 МГц)
• Программируемая полоса пропускания для каждой петли DSPLL: 1 мГц … 4 кГц
• Гибко конфигурируемые выходы драйверов: LVDS, LVPECL, LVCMOS, HCSL, CML
• Контроль статуса
• Последовательный интерфейс: I²C или SPI (3- или 4-проводный)
• 5 входов, 6 выходов, 64-выводной корпус QFN
• Диапазон рабочих температур: –40 °C … +85 °C
• Не содержат свинца, удовлетворяют требованиям директивы RoHS-6