Для тестирования микросхем восстановления данных с гигабитными скоростями потребуются импульсы с управляемым коэффициентом заполнения. Поскольку большинство генераторов импульсов и тестовых сигналов имеют фиксированный выходной коэффициент заполнения, равный 50%, при проектировании может понадобиться небольшая схема для его коррекции. Сигнал с управляемым коэффициентом заполнения управляет стандартным входом CML (current-mode-logic, логическая схема на переключателях тока) с интегрированными оконечными резисторами. Один из дифференциальных входов CML (VP) принимает несимметричный сигнал от схемы PECL (positive-emitter-coupled-logic, логическая схема с эмиттерными связями – ЭСЛ), как показано на Рисунке 1. Другой вход (VN) подключен к управляемому источнику постоянного напряжения. Если это постоянное напряжение равно среднему напряжению несимметричного сигнала, коэффициент заполнения остается равным 50%. Если сигнал имеет ненулевые времена нарастания и спада (TRF), то можно изменить коэффициент заполнения, уменьшив постоянное напряжение (Рисунок 2). Величина коррекции равна разности между моментом пересечения несимметричного сигнала с его средним значением и моментом пересечения несимметричного сигнала с установленным постоянным напряжением (DT). Таким образом, максимальное теоретическое значение, на которое можно изменить коэффициент заполнения, определяется временем TRF.
Рисунок 1. | Эта схема может вносить небольшие коррективы в коэффициент заполнения сигнала, подаваемого на вход CML. |
Управлять величиной TRF можно выбором буфера с желаемым значением TRF (в данной схеме это буфер MC100EP16) и изменением выходной емкости этого буфера C2. Для установки напряжения в узле VN в этой схеме вместо источника постоянного напряжения используются внутренние оконечные резисторы и управляемый источник тока. Такой подход делает схему более устойчивой к изменениям напряжения питания. Поскольку несимметричный сигнал связан по переменному току, среднее напряжение этого сигнала в узле VP равно напряжению на внутренней оконечной нагрузке входа CML. Если ток на вход VN не поступает, этот узел также принимает напряжение на внутренней оконечной нагрузке, и коэффициент заполнения составляет 50%. Это напряжение не зависит от среднего напряжения несимметричного сигнала на выходе буфера и напряжения на внутренней нагрузке.
Рисунок 2. | Используя время нарастания и спада сигнала и манипулируя постоянным напряжением смещения, можно управлять коэффициентом заполнения сигнала CML. |
Источник опорного напряжения на основе LDO регулятора NCP565-D, используя опорное напряжение VREF, равное 0.9 В, образует стабильный, управляемый источник тока. Внутренний буфер опорного источника управляет напряжением смещения n-p-n транзистора и изменяет его до тех пор, пока напряжение на входе ADJUST не станет равным VREF. Ток, протекающий через транзистор и вход VN, равен VREF/R. R – это сопротивление между эмиттером транзистора и землей. Изменение сопротивления R изменяет этот ток, напряжение на VN и, следовательно, коэффициент заполнения сигнала, поступающего на вход CML. Схема тестировалась на тактовой частоте 1.25 ГГц. На Рисунке 3 приведены осциллограммы дифференциального сигнала (VP – VN) на входе CML, при коэффициентах заполнения 55% (Рисунок 3а) и 65% (Рисунок 3б). Описанная схема увеличивает коэффициент заполнения; если его нужно уменьшить, то несимметричный сигнал подключается к VN, а источник тока – к VP.
|
|||||
Рисунок 3. | На этих осциллограммах показаны формы сигналов при коэффициентах заполнения 55.1% (а) и 65.3% (б). |