KEEN SIDE успешно заменяет аналогичные продукты таких известных брендов, как Phoenix Contact, Weidmueller, Degson, Winstar, Hsuan Mao, KLS, G-NOR, Mean Well и др.

50-мегагерцовый удвоитель/учетверитель частоты с коэффициентом заполнения выходных импульсов 50%

Texas Instruments SN74AC86 SN74AC74 TLV2374

Дважды в год – в марте, когда наступает весна, и в сентябре, когда наступает осень, – ось вращения Земли выстраивается перпендикулярно лучам Солнца. Эти дни являются днями равноденствия и, как следует из названия, делят дневное время на номинально равные интервалы солнечного света и ночи.

Выбираем схему BMS для заряда литий-железофосфатных (LiFePO4) аккумуляторов

Автор многочисленных статей в EDN Джим Маклукас (мистер Равноденствие), очевидно, имеет страсть и талант к разработке схем, которые также делят время на равные отрезки. Он опубликовал несколько умных и инновационных конструкторских идей, которые преобразуют сигналы произвольной формы в прямоугольные импульсы 50:50, тем самым, разрезая временную ось на равные сегменты. Кроме того, он часто включал в свои конструкции функции широкодиапазонного удвоителя частоты:

  • «Коэффициент заполнения любого сигнала станет равным 50%» [1];
  • «Удвоитель частоты с коэффициентом заполнения 50%» [2];
  • «Быстрый (более) удвоитель частоты прямоугольных импульсов» [3].

Мне показалось, что это забавная концепция и конструкторская задача, и Джим любезно разрешил мне позаимствовать ее и попробовать разработать собственную «равноденственную» схему. Результат показан на Рисунке 1.

Версия умножителя частоты и генератора прямоугольных импульсов Маклукаса, предложенная непрошенным советчиком.
Рисунок 1. Версия умножителя частоты и генератора прямоугольных импульсов Маклукаса, предложенная
непрошенным советчиком.

Схема на Рисунке 1 состоит из двух практически идентичных секций: входного процессора (от входа 1 элемента U1 до выхода усилителя A1) и выходного генератора (от входа 12 элемента U1 до выхода усилителя A2).

Входной процессор (ВП) может работать в одном из двух режимов, выбираемых перемычками J1 или J2. J1 устанавливает ВП в режим 50:50, в котором он принимает входной сигнал с любым коэффициентом заполнения и преобразует его в симметричные прямоугольные импульсы с коэффициентом заполнения 50%, пригодные для удвоения частоты с помощью выходного генератора (ВГ). (Концепция этой схемы принадлежит исключительно мистеру Маклукасу). J2 переводит ВП в режим удвоения частоты, при котором частота входных импульсов, уже имеющих симметрию 50:50, удваивается перед подачей на ВГ для увеличения выходной частоты в четыре раза.

Когда перемычкой J2 выбрано удвоение частоты, комбинация RC-задержек (R1C4 в ВП и R8C3 в ВГ) и задержек в логических элементах «исключающее ИЛИ» (U1) формирует на каждом фронте входного сигнала короткие импульсы шириной порядка 6 нс. Таким образом, на вход ВГ поступают два импульса за период и удвоенная частота для четырехкратного увеличения частоты. Если же замкнуть перемычку J1, то цепочка R1C4 шунтируется, и ВП формирует только один импульс за период и прямоугольные импульсы 50:50 исходной частоты для удвоения схемой ВГ.

Сердцем как ВП, так и ВГ являются простые, но быстрые контуры управления синхронизацией, в которых очень быстрый ждущий мультивибратор под воздействием обратной связи от интегратора на операционном усилителе генерирует прямоугольные импульсы 50:50. (Ага, опять идея Джима).

Моя вариация базовой концепции контура синхронизации, предложенной Джимом, состоит из двух D-триггеров U3 и окружающих их компонентов, включая диоды Шоттки D1 и D2, транзисторы источников тока Q1 и Q2 и времязадающие конденсаторы C1 и C2. Поскольку эти два контура, по сути, идентичны, поговорим о контуре ВГ.

Каждая временная последовательность начинается, когда с вывода 8 элемента U1 подается тактовый импульс на вход 3 триггера U3. Срабатывающий по положительному фронту импульса триггер U3 реагирует установкой низкого уровня на выводе 6. Это отключает диод D2 от времязадающего конденсатора C2 и позволяет источнику тока Q2 снижать на нем напряжение до тех пор, пока оно не достигнет порога переключения входа 4 (SET) триггера U3.

Начавшийся таким образом интервал времени имеет длительность (примерно от 10 нс до 500 мкс), определяемую током коллектора транзистора Q2, который, в свою очередь, управляется интегратором на усилителе A2. Цель состоит в том, чтобы интервал времени между импульсами на выводе 8 элемента U1 составлял точно 50%. Усилитель A2 делает это путем вычитания опорного напряжения 2.5 В, снимаемого с делителя R6R7, из импульсной последовательности на выводе 13 логического элемента U2 и накопления усредненной разности на конденсаторе обратной связи C6.

Если коэффициент заполнения импульсов на выводе 13 элемента U2 меньше 50%, что указывает на слишком длительный тайм-аут триггера U3, то выходное напряжение A2 будет увеличиваться, увеличивая ток коллектора Q2 и скорость нарастания напряжения на конденсаторе C2, тем самым сокращая время тайм-аута. Если он больше 50%, выходное напряжение A2 уменьшается, уменьшая коллекторный ток Q2 и длительность тайм-аута. Конечный результат: через несколько секунд на выводе 13 элемента U2 появятся прямоугольные импульсы с точным соотношением 50:50 и с частотой в 2 или 4 раза (в зависимости от перемычек J1 и J2) большей, чем входная частота.

Разумеется, при условии, что эта частота находится в пределах рабочего диапазона контура синхронизации.

Верхний предел указанного частотного диапазона в основном ограничен задержками распространения в элементах U3, Q2 и D2. В сумме они составляют около 10 нс (может быть, чуть меньше) и, таким образом, ограничивают максимальную частоту значением ~1/(10 нс + 10 нс) = ~50 МГц (или, возможно, чуть больше). Нижний предел ограничен токами утечки (в основном через диод D2), которые могут привести к тому, что напряжение на конденсаторе C2 будет продолжать снижаться, даже когда транзистор Q2 полностью выключен усилителем A2. Сумма этих утечек может достигать более 10 нА (особенно если диод теплый) и устанавливает значение нижнего предела задержки равным приблизительно 1 мс, при которой зависящая от температуры минимальная частота (очень) приблизительно составляет ~1/(1 мс + 1 мс) = ~500 Гц.

Выходной сигнал ВГ проходит на выходы 6 и 8 элемента U2, где суммируется на резисторах R12 и R13 для получения удобного выходного напряжения 5 В пик-пик и выходного сопротивления порядка 50 Ом. При отсутствии входного сигнала выход отключается и на нем устанавливается нулевое напряжение, что предотвращает перегрев элемента U2.

Дополнительной деталью является усилитель A3. Он служит компаратором коэффициента заполнения ВП, который запрещает работу контура синхронизации ВГ до тех пор, пока ВП не стабилизирует коэффициент заполнения (или почти стабилизирует) и не выдаст точную последовательность импульсов 50:50. Это позволяет избежать возможного появления постоянного беспорядка в контуре обратной связи ВГ, который может возникнуть, если позволить ему попытаться выполнить стабилизацию преждевременно.

Это был действительно забавный проект – при прочих «равных» условиях. Спасибо, Джим!

Ссылки

  1. Jim McLucas. Коэффициент заполнения любого сигнала станет равным 50%
  2. Jim McLucas. Удвоитель частоты с коэффициентом заполнения 50%
  3. Jim McLucas. Быстрый (более) удвоитель частоты прямоугольных импульсов

Материалы по теме

  1. Datasheet Texas Instruments SN74AC86
  2. Datasheet Texas Instruments SN74AC74
  3. Datasheet Texas Instruments TLV2374
  4. Datasheet Avago Technologies 1N5711

EDN

Перевод: AlexAAN по заказу РадиоЛоцман

На английском языке: A 50 MHz 50:50-square wave output frequency doubler/quadrupler

46 предложений от 25 поставщиков
Логический элемент ИЛИ-НЕ, семейство 74AC86, 2 входа, 2В до 6В питание, SOIC-14
AiPCBA
Весь мир
SN74AC86DBLE
Texas Instruments
4.00 ₽
ChipWorker
Весь мир
SN74AC86DBLE
Texas Instruments
4.09 ₽
T-electron
Россия и страны СНГ
SN74AC86DBLE
Texas Instruments
5.14 ₽
Контест
Россия
SN74AC86DR
37 ₽
Электронные компоненты. Бесплатная доставка по России
Для комментирования материалов с сайта и получения полного доступа к нашему форуму Вам необходимо зарегистрироваться.
Имя