Тестовая установка для точных измерений коэффициента усиления транзистора

Журнал РАДИОЛОЦМАН, сентябрь 2015

Chee Hua How, TDK Malaysia

Electronic Design

Для обеспечения надежности изделий при массовом производстве могут потребоваться лабораторные измерения коэффициента усиления транзисторов h_FE. Эта схема позволяет выполнять такую проверку при воздействии импульсным током в режимах, отличающихся от указанных производителями транзисторов.

Разброс h_FE в пределах одной партии транзисторов достаточно велик, что при массовом производстве может стать причиной ненадежной работы системы. Поэтому на стадии разработки изделия могут потребоваться лабораторные измерения h_FE. Возможно, разработчику придется воспользоваться таблицей кодирования дат, чтобы отобрать образцы транзисторов разных лет выпуска. Иногда эти измерения проводятся в импульсном режиме работы транзистора.

В статье описывается, как выполнять такие измерения. Например, в спецификации на транзистор QSZ2 (2SB1695) указаны три условия, которые должны быть соблюдены при измерении h_FE: ток коллектора I_C = 0.1 A, напряжение коллектор-эмиттер V_CE = 2 В и длительность импульса тока ∆t_W = 1 мс. Этим требованиям отвечает схема для измерения h_FE p-n-p транзистора QSZ2, приведенная на Рисунке 1.

Рисунок 1.	Эта схема испытательной установки обеспечивает соблюдение требуемых условий измерения hFE транзистора, отвечающих рекомендациям производителя. В предлагаемом примере исследуется транзистор QSZ2 (2SB1695), и параметры схемы подобраны в соответствии с требованиями для данного прибора.

Микросхема U1 и связанные с ней компоненты образуют стабилизатор тока 0.1 А для последующего каскада. Во время измерения (∆t_W на Рисунке 2) механизм обратной связи микросхемы U2 подстраивает сопротивление базы проверяемого транзистора (DUT), поддерживая напряжение V_CE равным требуемому значению 2 В.

Рисунок 2.	Фактическое время измерения равно интервалу ∆tW, в течение которого на выходе QA микросхемы U3b генерируется импульс длительностью 980 мкс. Дополнительный интервал ∆tD (примерно 13 мкс) обеспечивает достаточный запас времени для проведения измерений.

Действие этого механизма выражается уравнением (1), в котором сопротивление R_DSQ3 открытого канала Q3 автоматически подстраивается в соответствии с током базы I_B(DUT) проверяемого транзистора, что, в свою очередь, изменяет h_FE и V_BE(DUT) (напряжение база-эмиттер проверяемого транзистора):

(1)

Формула (2) позволяет определить значение h_FE для проверяемого транзистора по измеренной величине V_RB1:

(2)

В общем случае сопротивление резистора R_B1 следует выбирать настолько большим, насколько это возможно, чтобы минимизировать колебания базового тока I_B(DUT) в переходных режимах и максимально увеличить уровень сигнала для упрощения измерений V_RB1. Поскольку h_FE транзистора QSZ2 имеет разброс от 270 до 680, величина тока I_B(DUT) будет находиться в пределах от 147 мкА до 370 мкА.

Далее, предположим наихудший вариант разброса V_BE(DUT) – от 0.5 В до 0.8 В. Тогда

(3)

(4)

Выбираем сопротивление резистора R_B1 чуть меньше расчетного значения R_B(MIN).

На микросхеме U3 сделаны два соединенных последовательно ждущих мультивибратора, при замыкании переключателя S1 формирующих на выходе Q_B импульс длительностью 220 мс (∆t_B ≈ R16×C11), по заднему фронту которого, в свою очередь, на выходе Q_A формируется импульс ∆t_W длительностью 980 мкс (определяемой величинами R15 и C9). Первый импульс используется для предварительного включения источника тока, а второй задает необходимую длительность испытательного импульса.

В фазе ∆t_B открывается транзистор Q4 и начинает пропускать ток 0.1 мА, вытекающий из U1. Сопротивление резистора R3 выбирается таким, чтобы суммарное падение напряжение на элементах R3, D1 и Q4, то есть, напряжение V_CE(DUT), было чуть меньше 2 В (в нашем примере это примерно 1.7 В. Этим поддерживается низкий уровень напряжения на выходе U2 и, соответственно, закрытое состояние проверяемого транзистора DUT.

По окончании интервала ∆t_B начинается интервал измерения ∆t_W, и транзистор Q4 выключается, перенаправляя испытательный ток в тестируемый транзистор DUT. После этого U2 поднимает напряжение V_CE(DUT) до 2 В и стабилизирует его на этом уровне.

Рисунок 3.	Спад импульса на выходе QA запускает осциллограф, использующий напряжения VRB1 (осциллограмма A) и VRC1 (осциллограмма B) для вычисления hFE (осциллограмма D).

По окончании интервала ∆t_W задний фронт импульса на выходе Q_A запускает измерительное устройство. (В нашем примере это осциллограф). В это время происходит запись значений напряжений V_RC1 и V_RB1, соответствующих токам I_C и I_B проверяемого транзистора (Рисунок 3). R21 и C15 задают длительность интервала ∆t_D (приблизительно 13 мкс), обеспечивающего запас времени, позволяющий гарантированно выполнить измерения перед тем, как транзистор Q1 закроется.

Перевод: Алексей Ревенко по заказу РадиоЛоцман