В представленном в этой статье примере схемы аналогового делителя погрешность снижена до значения менее 0.02%, определяемого разрешением двух используемых в схеме ЦАП
Несмотря на доступность и повсеместное использование ПЛИС и микроконтроллеров, имеющие долгую историю аналоговые схемы все еще остаются жизнеспособными и экономически эффективными средствами реализации некоторых арифметических функций. Для деления напряжений обычные аналоговые устройства объединяют с различными умножителями в цепи обратной связи [1]. Минимальная погрешность умножителя определяется точностью передаточных функций логарифма и антилогарифма, реализуемых с помощью диодов и транзисторов. Наилучшая точность, достижимая в таких схемах, имеет порядок 0.1%.
 |
|
| Рисунок 1. | В этой усовершенствованной схеме аналогового делителя взаимодействуют три функциональных блока. Можно видеть обратную связь между Блоком 1 (уравновешивающий АЦП) и Блоком 2 (выход результата деления), с «остановом» по результату сравнения в Блоке 3. |
В предлагаемом решении, позволяющем получить намного более высокую точность, используется модифицированный аналого-цифровой преобразователь (АЦП) и два цифро-аналоговых преобразователя (ЦАП), выполняющие деление с точностью, определяемой числом разрядов каждого ЦАП. Структурная схема делителя показана на Рисунке 1. Блок 1 – это АЦП со специальной схемой компенсации, состоящий из операционного усилителя и ЦАП-1 в цепи обратной связи. АЦП преобразует напряжение делителя в цифровой код N. Блок 2 образован другим ЦАП (ЦАП-2), выходное напряжение которого соответствует результату деления. Блок 3 представляет собой компаратор, прерывающий процесс преобразования, когда напряжение делителя падает ниже минимально возможного значения.
 |
|
| Рисунок 2. | Схема, состоящая из и операционных усилителей, выполняет функцию АЦП, а также компаратора, управляющего пуском и остановом счетчика, прекращающего действие обратной связи, когда его код уменьшатся до нуля. Здесь показаны 4-битные ЦАП, но при желании можно использовать ЦАП большей разрядности. |
Детальное изображение схемы приведено на Рисунке 2. Используя некоторые упрощающие допущения, определим N как
где Z и ZMAX – текущая и максимальная суммы младших значащих бит. Эти суммы зависят от разрядности кода.
Предлагаемый АЦП отличается от обычных способом включения ЦАП-1, замыкающего цепь обратной связи между входом и выходом усилителя A1. Выход I2 ЦАП-1 подключен к входу усилителя A1, а выход I1 соединен с землей. Такое подключение A1 образует резистор обратной связи, сопротивление которого равно R, когда N = 0. Эквивалентное сопротивление ЦАП-1 для выходного тока I2 равно
Входной резистор R2 усилителя A1 имеет сопротивление 10 Ом, а опорное напряжение VREF равно 10 В. Выходное напряжение усилителя A1 пропорционально
Входные напряжения АЦП VB и V1 поступают также на вход компаратора A2. Если VREF = 10 В, то VB изменяется в диапазоне +1 В ≤ VB ≤ 10 В, а код N, соответственно, изменяется в интервале 0 ≤ N ≤ 0.9. АЦП уравновешен, когда VB – V1 = 0. Тогда
или
Выходная секция состоит из ЦАП-2 и усилителя A4. ЦАП-2 подключен к входу усилителя токовым выходом I2. По этой причине N является информационным компонентом только напряжения VB.
или
Третий узел устройства – компаратор A3 – вырабатывает сигнал блокировки BS, управляющий счетчиком. VB сравнивается с напряжением
Если VB становится меньше 1.0 В, выход усилителя A3 переключается, и сигнал BS останавливает счетчик. Выходное напряжение схемы деления изменяет полярность в соответствии с полярностью VA.
Приведенная в этом примере схема позволяет снизить ошибку до значения менее ±0.02%, определяемого разрешением ЦАП. Вы может еще улучшить точность, выбрав ЦАП большей разрядности.
