Схема разделения импульсов синхронизации VGA из простых компонентов

Texas Instruments CD74HC14 CD74HC86

Журнал РАДИОЛОЦМАН, июль 2019

Dave Conrad

Electronic Design

При наличии выхода композитного видео эта схема разделения синхросигналов является простой и недорогой альтернативой для формирования сигналов горизонтальной и вертикальной синхронизации, используемых компьютерными мониторами с интерфейсом VGA

Нередко у цифрового сигнального процессора не хватает свободных выводов для формирования отдельных сигналов горизонтальной (H) и вертикальной (V) синхронизации, которые поддерживают вывод RGB-видео на типичный компьютерный монитор с интерфейсом VGA. Тем не менее, при наличии выхода композитного видео предлагаемое решение дает тот же результат, но при гораздо меньших затратах, чем при использовании специальных микросхем (Рисунок 1).

Схема разделения импульсов синхронизации VGA из простых компонентов
Рисунок 1. Сепаратор импульсов синхронизации состоит из небольшого количества недорогих
стандартных компонентов. U1D работает как интегратор, в то время как U1B и U1C
образуют дифференцирующий каскад. Схема выделяет из композитного сигнала
импульсы горизонтальной и вертикальной синхронизации, используя их различия по
амплитуде и ширине.

Большинство видео ЦАП имеют токовые выходы, формирующие напряжение видеосигнала на нагрузке с номинальным сопротивлением (обычно 75 Ом), подключенной к земле. В этом случае верхние уровни сигналов синхронизации равны 0 В, уровень черного (уровень гашения) равен 0.3 В а максимум видеосигнала (уровень белого) равен 1 В (левая сторона схемы на Рисунке 1). Осциллограммы показывают вход сигнала синхронизации композитного видео, опорный уровень компаратора на эмиттере Q2 и результирующие сигналы ТТЛ уровней горизонтальной и вертикальной синхронизации HSYNC и VSYNC, соответственно (Рисунок 2).

Схема разделения импульсов синхронизации VGA из простых компонентов
Рисунок 2. Зеленая кривая внизу соответствует выходному сигналу видео ЦАП на входе
композитного видео (для простоты видеосигналы от 0.3 до 1 В не показаны).
Красная кривая соответствует опорному уровню напряжения, создаваемого
током открытого транзистора Q2 на резисторе R3. Две осциллограммы вверху
показывают результирующие выходные сигналы горизонтальной и вертикальной
синхронизации с уровнями ТТЛ.

Q1 и Q2 образуют температурно-компенсированный компаратор, способный различать относительно земли уровни напряжения в диапазоне милливольт. Резистор R1 обеспечивает базовое смещение для транзистора Q2 и должен иметь такое сопротивление, чтобы ток в RLOAD не слишком смещал уровень черного. При значении, показанном на схеме, это смещение равно всего 2 мВ. Напряжения база-эмиттер Q1 и Q2 согласованы. Таким образом, если напряжение на эмиттере Q1 опускается ниже напряжения эмиттера Q2, базовый ток Q2 уходит в RLOAD, выключая Q2 и обеспечивая нарастающий сигнал в ответ на спадающие композитные сигналы синхронизации. Уровни сигнала, превышающие порог компаратора (в данной реализации – 160 мВ), насыщают Q2.

Сигнал на коллекторе Q2 изменяется почти от уровня земли до VCC, что вполне достаточно для управления входами большинства логических семейств ТТЛ и КМОП. U1A инвертирует и буферизует сигнал для управления последующими дифференцирующим и интегрирующим каскадами. U1D и связанные с ним компоненты R5, C2 и D1 образуют интегратор, постоянная времени которого формирует 64-микросекундный нарастающий выходной синхроимпульс, соответствующий спецификации VGA для VSYNC. Инвертированный импульс HSYNC в середине композитного видеосигнала VSYNC интегратор игнорирует. Это показано в усиленной и инвертированной форме на коллекторе Q2 на принципиальной схеме и на осциллограмме сигналов.

U1B и U1C образуют дифференцирующее устройство, которое также действует как генератор импульсов, запускаемый положительным фронтом. Номинальная ширина выходного импульса составляет 4 мкс, чтобы соответствовать стандарту VGA. Без элементов U2A и U1E импульс HSYNC на заднем фронте импульса VSYNC будет пропадать. Включение этих двух элементов в схему восстанавливает импульс HSYNC с минимальной временнóй ошибкой. Ширина импульса HSYNC на переднем и заднем фронтах импульса VSYNC приблизительно на 1 мкс больше, чем других импульсов; в противном случае положение переднего фронта совпадает с передним фронтом входного композитного видеосигнала. Задержка между входом и выходом на пути прохождения HSYNC составляет примерно 124 нс, что большинство мониторов способно компенсировать и обеспечить надлежащее центрирование видео на экране.

Эта схема будет работать при напряжении 3.3 или 5 В, хотя при напряжении питания 3.3 В, возможно, придется скорректировать значения R1, R2 и R3 для обеспечения правильного порогового уровня компаратора (показанные значения оптимизированы для работы при 5 В). Обратите внимание, что между выходами HSYNC и VSYNC и контактами разъема VGA обычно размещаются 100-омные демпфирующие резисторы. Типы логических элементов не имеют критического значения, и замена активных компонентов не должна существенно влиять на работу схемы.

Материалы по теме

  1. Datasheet Texas Instruments CD74HC14
  2. Datasheet Texas Instruments CD74HC86

Перевод: AlexAAN по заказу РадиоЛоцман

На английском языке: RGB Video-Sync Separator Interfaces VGA Monitor Using Basic Components

Цена CD74HC14CD74HC14 на РадиоЛоцман.Цены — от 3,21 до 34,93 руб.
32 предложений от 21 поставщиков
Исполнение: SO14-150. SO14 14 LEAD SOIC(150MIL) Логическая ИС CD74HC14M96. Описание в формате PDF
ПоставщикПроизводительНаименованиеЦена
Стандарт СИЗTexas InstrumentsCD74HC14M963,21 руб.
ТриемаTexas InstrumentsCD74HC14M964,87 руб.
ПолигонTexas InstrumentsCD74HC14E TEXAS INSTRUMENTSпо запросу
TradeElectronicsTexas InstrumentsCD74HC14EDIL14по запросу
Для комментирования материалов с сайта и получения полного доступа к нашему форуму Вам необходимо зарегистрироваться.
Имя