Приведены схемы триггеров, выполненных на микросхеме CD4077, содержащей 4 элемента «XNOR». Первое из устройств, содержащих такой триггер, предназначено для однокнопочного управления нагрузкой, второе используется в качестве широкодиапазонного делителя частоты цифровых сигналов на 2.
Триггер или устройство, имеющее два стабильных состояния, выполнен на основе микросхемы DD1 CD4077, в состав которой входят 4 элемента «XNOR». На Рисунке 1 показан пример использования такого триггера для однокнопочного управления нагрузкой.
 |
|
| Рисунок 1. | Триггерный переключатель нагрузки на основе микросхемы DD1 CD4077. |
Устройство работает следующим образом. В исходном состоянии на входе триггера и на выходе UВЫХ2 присутствует напряжение логического нуля, а на выходе UВЫХ1 – напряжение логической единицы. Конденсатор C2 через контакты кнопки SB1 заряжен до напряжения питания устройства, например, 10 В. При кратковременном замыкании кнопки SB1 конденсатор подключается к одному из входов логических элементов DD1.1 и DD1.2. На выходах этих элементов появляется напряжение уровня логической единицы. Комбинация логических элементов DD1.2 и DD1.3 представляет собой схему задержки импульса. В итоге на вход элемента DD1.4 одновременно поступают сигналы разных логических уровней, что вызывает появление на выходе этого элемента напряжение высокого уровня, которое через резистор R1 поступает на конденсатор C2 и второй вход логического элемента DD1.1. Это состояние запоминается: устройство находится в стабильном состоянии, на его выходе поддерживается уровень логической единицы.
Для возврата триггера в исходное состояние необходимо повторно нажать кнопку SB1 на более продолжительное, чем при включении время. Заряженный конденсатор C2 разрядится на сопротивление R2. Триггер вернется в исходное выключенное состояние. Постоянная цепи C2R2 задает интервал времени, необходимого для отключения устройства при нажатии на кнопку SB1.
 |
|
| Рисунок 2. | Широкодиапазонный делитель частоты цифровых сигналов на 2. |
Второе из устройств, Рисунок 2, выполнено по аналогичной схеме и используется в качестве широкодиапазонного делителя частоты цифровых сигналов. На вход триггера через разделительный конденсатор C2 подаются импульсы прямоугольной формы напряжением близким к напряжению питания устройства, например, 10 В. С выхода устройства снимаются сигналы с частотой вдвое меньше частоты входных сигналов. Устройство работает в диапазоне частот от 0.1 Гц до 235 кГц. Цепочка R3C3 подавляет дребезг сигналов на выходе.
