Показана возможность создания устройства задержки редких или одиночных импульсов на регулируемый временной интервал с сохранением длительности исходного импульса. Электрическая схема регулируемой задержки импульсов содержит элементы выделения начала и конца входного импульса, две идентичных времяразрядных RC-цепочки, а также два компаратора, порог переключения которых регулируется одновременно. К выходам компараторов подключена схема антисовпадений, позволяющая выделить на выходе устройства импульс, длительность которого равна длительности исходного импульса. Время задержки импульса можно плавно регулировать, меняя порог переключения компараторов.
Устройства, предназначенные для дозированной задержки цифровых сигналов, широко используют в радиолокации, радионавигации, телеметрии; в измерительной и вычислительной технике, а также в технике научного эксперимента.
Известно достаточно много технических решений, относящихся к устройствам задержки электрических импульсов [1–10]. Значительная часть таких устройств отличается повышенной сложностью, либо позволяет задерживать импульсы на короткие интервалы времени, не превышающие длительность исходного импульса, либо длительность выходного импульса не отвечает длительности входного. Наиболее распространенными и простыми схемами регулируемой задержки импульсов на логических элементах являются схемы, содержащие инверторы, разделенные RC-цепочкой, а также схемы, содержащие ждущие мультивибраторы с RS-триггерами.
На Рисунке 1 представлена электрическая схема устройства задержки редких или одиночных импульсов на продолжительный регулируемый временной интервал с сохранением длительности входного импульса. Устройство содержит элементы выделения начала и конца входного импульса, а также две идентичные RC-цепочки, заряжаемые импульсами, снимаемыми с выходов элементов выделения начала и конца импульса. Сигналы, снимаемые с RC-цепочек, подаются на неинвертирующие входы компараторов, а на их инвертирующие входы подается одинаковое регулируемое по величине смещение. Сигналы с выходов компараторов затем поступают на схему антисовпадений [11].
 |
|
| Рисунок 1. | Электрическая схема устройства задержки редких или одиночных импульсов на регулируемый интервал времени с сохранением длительности входного сигнала. |
Устройство, Рисунок 1, работает следующим образом. Входной цифровой сигнал одновременно поступает на входы элементов выделения начала и конца импульса, первый из которых выполнен на логических элементах DD1.1, DD1.2 микросхемы CD40106 и логическом элементе DD2.1 микросхемы CD4081. Элемент выделения конца импульса выполнен на логических элементах DD1.3 и DD2.2. С выходов логических элементов DD2.1 и DD2.2 сигналы через диоды VD1 и VD2 поступают на две идентичные времяразрядные цепочки C2, R2 и C4, R7. Конденсаторы C2 и C4 заряжаются до максимального уровня, после чего происходит разряд этих конденсаторов на резисторы R2 и R7, соответственно.
Сигналы с RC-цепочек, один из которых запаздывает на время длительности входного сигнала, поступают на неинвертирующие входы компараторов DA1.1 и DA1.2 микросхемы LM339. На входы сравнения компараторов подается регулируемое потенциометром R4 напряжение сравнения, задающее порог переключения этих компараторов. В моменты времени, когда напряжения на входах компараторов сравняются, происходит их переключение. Схема антисопадений («Запрет») [11] на элементах DD1.4 и DD2.3 позволяет выделить на выходе устройства импульс, длительность которого соответствует длительности входного сигнала.
Регулируя потенциометром R4 уровень напряжения сравнения на инвертирующих входах компараторов, можно плавно менять время задержки выходного импульса в достаточно широких пределах.
Динамика электрических процессов в разных точках устройства показана на Рисунке 2.
 |
|
| Рисунок 2. | Динамика электрических процессов в различных точках устройства задержки импульса. |
Устройство позволяет осуществлять задержку редких или одиночных импульсов напряжения на заданный временной интервал. Если частота входных импульсов достаточно велика, происходит обрезание выходного импульса в момент появления на входе очередного импульса.
Для расширения временных интервалов задержки импульсов можно использовать последовательное включение нескольких элементов задержки, либо откорректировать номиналы RC-элементов устройства.
Литература
- А.с. 529553 СССР. МКИ H03K 5/153. Устройство для задержки сигналов на логических элементах / А.М. Русанов // Открытия. Изобретения. 1976. № 35.
- А.с. 790205 СССР. МКИ H03K 5/13. Устройство задержки импульсов / Ю.А. Плужников, Е.А. Евсеев, В.А. Ойкин, А.С. Чередниченко // Открытия. Изобретения. 1980. № 47.
- А.с. 1100723 СССР. МКИ H03K 5/153. Устройство для задержки импульсов / А.К. Мерзляков, Л.А. Фомин // Открытия. Изобретения. 1984. № 24.
- А.с. 1793536 СССР. МКИ H03K 5/13, 7/04. Устройство задержки импульсов / В.И. Турченков // Открытия. Изобретения. 1993. № 5.
- Патент 2269866 РФ. МПК H03H 9/30, H03K 5/14. Устройство задержки импульсов / С.Н. Горшков // Бюлл. ФИПС «Изобретения. Полезные модели». 2006. № 4.
- Калашник В., Панов Р. Устройство задержки импульсов. Радиолюбитель. 2008. № 1. С. 9.
- Шустов М.А. Синхронно регулируемые линии задержки цифровых сигналов. РадиоЛоцман. 2023. № 3–4. С. 20–22.
- Шустов М.А. Цифровая схемотехника. Основы построения. СПб.: Наука и Техника, 2018. 320 с.
- Шустов М.А. Цифровая схемотехника. Практика применения. СПб.: Наука и Техника, 2018. 432 с.
- Шустов М.А. Цифровая схемотехника от азов до создания практических устройств. СПб.: Наука и Техника, 2024. 560 с.
- Шустов М.А. Логические элементы «Запрет» и «Импликатор» и их применение. РадиоЛоцман. 2025. № 5–6. С. 26–29.
