В апреле 2012 года EDN опубликовал схему Джона Фаттарузо [1], которая позволяет быстро измерить ток насыщения сток-исток и напряжение отсечки как n-канальных, так и p-канальных полевых транзисторов с p-n переходом (JFET). Напряжение отсечки (VP) измеряется путем включения очень большого сопротивления между истоком и землей. Ток насыщения сток-исток (IDSS) измеряется путем включения между истоком и землей небольшого сопротивления. Затем измеряется напряжение на этом резисторе, после чего VP и IDSS можно рассчитать с помощью закона Ома.
В этой схеме есть одна загвоздка: поскольку измерение тока IDSS выполняется через ненулевой резистор, результат измерения отличается от реального IDSS, см. Рисунок 1. На самом деле эта схема измеряет ток не в точке A, а в расположенной немного раньше точке B. Для JFET с более низкими напряжениями VP и/или более высокими токами IDSS отклонение между измеренным и реальным значением IDSS может составлять 5% и более.
 |
|
| Рисунок 1. | Стандартная зависимость тока сток-исток n-канального JFET от напряжения затвор-исток. |
Идея схемы
Точность схемы можно значительно повысить, внеся в нее несколько незначительных изменений. На Рисунке 2 показана базовая схема.
 |
|
| Рисунок 2. | Базовая усовершенствованная схема для измерения IDSS и VP JFET. |
Внимательный читатель сразу увидит сходства и различия этих двух схем. Переключатель SW1 опять используется для выбора между n-канальными JFET и их менее распространенными собратьями с каналом p-типа.
Переключатель SW2 используется для выбора между измерением VP и IDSS. В показанном положении измеряется IDSS. В этом положении A1 сконфигурирован как трансимпедансный усилитель.
Когда неинвертирующий вход операционного усилителя подключен к земле, усилитель A1 поддерживает потенциал инвертирующего входа, а значит, и истока, также на уровне земли. Это гарантирует, что измеряется истинное значение IDSS. Затем резистор R3 преобразует ток в напряжение, которое можно измерить на выходе A1.
Когда переключатель SW2 переводится в другое положение, усилитель A1 становится простым повторителем напряжения. Напряжение отсечки, которое падает на резисторе R1, затем буферизуется и поступает на выход A1.
Полная реализация
Теперь, когда мы ознакомились с упрощенной схемой, можно перейти к рассмотрению полной реализации (Рисунок 3). Резистор R2 ограничивает ток, который может протекать в случае неправильной установки JFET. В режиме измерения отсечки сопротивления цепей, связанных с элементами Q1, R1 и A1, довольно высокие. Чтобы ограничить влияние шумов, добавлен конденсатор C1. Идущие к ним провода лучше всего сделать короткими и/или собирать схему в экранированном корпусе.
 |
|
| Рисунок 3. | Первая реализация практической схемы, используемой для измерения IDSS и VP. |
Большинство операционных усилителей могут отдавать или принимать лишь небольшой ток, а ток насыщения сток-исток может легко достигать десятков миллиампер. Для увеличения нагрузочной способности усилителя A1 добавлен дополнительный выходной каскад на комплементарных биполярных транзисторах. Не забывайте, пожалуйста, что выход не защищен от короткого замыкания. При желании последовательно с выходом можно добавить простой резистор от 1 кОм до 10 кОм.
При показанных на схеме сопротивлениях токоизмерительного резистора можно измерять напряжение отсечки ±10 В и ток насыщения порядка ±100 мА.
Хотя существуют JFET с большими токами насыщения (например, J109 с IDSS больше 40 мА и J108 с IDSS больше 80 мА!), для большинства JFET это просто не нужно. Поэтому был разработан вариант этой схемы. Напряжение отсечки осталось прежним, но максимальный ток насыщения вернулся к значению 25 мА, охватывающему почти все типы JFET. Еще одним требованием было то, что диапазоны выходных напряжений для обоих измерений должны были быть одинаковым: 0…±5 В. Это было сделано для того, чтобы показания стрелочного измерительного прибора можно было использовать с одним диапазоном.
Реализация показана на Рисунке 4.
 |
|
| Рисунок 4. | Схема с диапазоном измерений, подходящим для большинства JFET. |
Индикация результатов измерений
Чтобы сделать это устройство полноценным измерительным прибором, необходимо добавить индикатор результатов измерений. Поскольку у меня есть большой запас стрелочных измерительных приборов, один из них я решил использовать для отображения результатов. Кому-то они могут показаться устаревшими, но они очень удобны в использовании и являются чудом инженерной мысли! Выходное напряжение может быть положительным или отрицательным в зависимости от того, измеряете ли вы VP или IDSS, и от того, тестируется ли JFET n-типа или p-типа. Это нужно принимать во внимание. Кроме того, было бы неплохо иметь какой-нибудь индикатор полярности.
Схема индикации показана на Рисунке 5.
 |
|
| Рисунок 5. | Схема индикации результатов измерений с определением полярности. |
Стрелочный микроамперметр с током полного отклонения 1 мА включен в цепь обратной связи операционного усилителя. Диоды D3-D6 образуют общий выпрямительный мост, так что независимо от полярности входного напряжения ток прибора всегда будет положительным.
Транзисторы Q1 и Q2 служат для индикации полярности. Положительное напряжение включит транзистор Q1 и светодиод D9. Светодиод D10 будет индицировать отрицательное напряжение.
Диоды D7 и D8 нужны не для выпрямления. Благодаря этим диодам, прежде, чем через измерительный прибор потечет какой-либо значительный ток, выходное напряжение усилителя A1 должно стать выше/ниже ±1.8 В. Это, в свою очередь, гарантирует, что транзисторы Q1 и Q2 включатся уже при очень низких входных напряжениях, обеспечивая хорошую индикацию полярности во всем диапазоне входных сигналов.
Тестовая розетка
За многие годы производители создали JFET практически со всеми возможными вариантами расположения выводов, поэтому создание единой универсальной тестовой розетки – задача не такая уж простая. При трех выводах существует 3! = 6 возможных комбинаций, показанных в Таблице 1.
| Таблица 1. | Шесть возможных комбинаций цоколевки, которые могут использоваться для серийных JFET |
||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||
Конечно, JFET с выводами И-С-З (#6) можно протестировать в розетке с выводами З-С-И (#1), просто вставив его в гнездо наоборот. Это фактически исключает половину возможных комбинаций. Таким образом, у нас остаются следующие три варианта, показанные в Таблице 2.
| Таблица 2. | Уменьшение количества комбинаций цоколевок путем простого разворота компонентов в тестовой розетке |
||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||
Немного порисовав, мы можем создать одну пятиконтактную тестовую розетку, в которую можно вставить выводы JFET со всеми возможными цоколевками, как показано в Таблице 3 и на Рисунке 6.
| Таблица 3. | Единственная 5-контактная тестовая розетка, подходящая для всех возможных цоколевок JFET |
||||||||||||||
|
|||||||||||||||
 |
|
| Рисунок 6. | Окончательная реализация печатной платы практической схемы, используемой для измерения IDSS и VP полевого транзистора, на которой показана тестовая розетка. |
Возможны два варианта; это оставим читателю в качестве упражнения. Разумеется, та же логика может быть применена для создания универсальных тестовых гнезд для биполярных транзисторов.
В заключение
Спасибо Джону Фаттарузо за его прекрасную идею, которая дала толчок этой идее! Мы все стоим на плечах гигантов, которые пришли до нас.
Ссылка
- John Fattaruso. Простое устройство для измерения параметров полевых транзисторов с управляющим p-n переходом
