Рассмотрены варианты создания экономичных ячеек памяти, имеющих три вывода, два из которых являются выводами питания, а третий вывод – информационный. Основой ячеек памяти являются RS-триггеры ассиметричного построения, что позволяет однозначно устанавливать необходимые логические уровни при подаче питания.
К настоящему времени известно немало вариантов выполнения ячеек памяти, часть из которых приведена на Рисунке 1. Наиболее простым элементом памяти является память с использованием конденсаторов, Рисунок 1а и 1б. Недостатком такой памяти является малое время хранения информации, что обусловлено саморазрядом конденсаторов. Известно также использование для хранения информации бистабильных тиристороподобных элементов памяти, Рисунок 1в и 1г. Большое распространение получили элементы памяти на основе симметричных RS-триггеров, Рисунок 1д и 1е, недостатком которых является неопределенность установки логических уровней на входах и выходах триггера при включении питания.
 |
|
| Рисунок 1. | Классические единичные элементы памяти: (а) конденсаторные; (б) конденсаторные со схемой управления; (в) псевдотиристорные; (г) на основе транзисторных аналогов тиристора; (д) на основе транзисторных RS-триггеров и (е) RS-триггеров на элементах NOT. |
На приведенных далее Рисунках 2–6 приведены схемы трехполюсных ячеек памяти на основе асимметричных RS-триггеров, а также способ управления работой единичной ячейки записи и считывания информации, Рисунок 2. Так, например, последовательная циклическая цепочка актов начального сброса, записи и последующего чтения записанной информации может быть осуществлена по способу, показанному на Рисунке 2.
 |
|
| Рисунок 2. | Один из возможных способов управления работой единичной ячейки записи и считывания информации. |
Простейшая электрическая схема трехполюсного элемента памяти, содержащего минимум дискретных элементов, показана на Рисунке 3. При подаче питания на входе (и одновременно выходе) ячейки устанавливаться значение логического нуля. При кратковременной подаче на вход/выход ячейки сигнала уровня логической единицы (замыкание условного ключа «Уст. 1») на входе/выходе ячейки устанавливается уровень логической единицы. Этот уровень считывается в акте считывания информации, затем информация на входе/выходе ячейки обнуляется замыканием условного ключа «Уст. 0», после чего процесс циклически повторяется.
 |
|
| Рисунок 3. | Электрическая схема элемента памяти – трехполюсника с использованием MOSFET. |
В порядке сравнения на Рисунке 4 показан вариант трехполюсного элемента памяти на RS-триггере. В силу симметрии построения триггера устройство не обладает воспроизводимой установкой необходимых начальных логических уровней на входе/выходе при подаче питания.
 |
|
| Рисунок 4. | Вариант элемента памяти – трехполюсника на RS-триггере. |
Модель единичного элемента памяти, выполненного на модифицированном асимметричном RS-триггере с использованием биполярных транзисторов, показана на Рисунке 5. При включении питания в точке А автоматически устанавливается значение логического нуля. Напряжение уровня логической единицы или нуля в точке А (вход/выход) триггера устанавливается ключами SA1 и SA2.
 |
|
| Рисунок 5. | Модель единичного элемента памяти на модифицированном RS-триггере с использованием биполярных транзисторов и схема установки логической единицы и логического нуля. |
Вариант асимметричного триггера на основе MOSFET изображен на Рисунке 6.
 |
|
| Рисунок 6. | Единичный элемент памяти на модифицированном RS-триггере с использованием MOSFET. |
Единичный элемент памяти – трехполюсник может быть выполнен также на основе повторителя напряжения с использованием комплементарных MOSFET, Рисунок 7, или его КМОП-аналога, Рисунок 8.
 |
|
| Рисунок 7. | Единичный элемент памяти с использованием комплементарных MOSFET. |
 |
|
| Рисунок 8. | Элемент памяти – трехполюсник на основе КМОП-повторителя напряжения. |
